排序方式: 共有26条查询结果,搜索用时 15 毫秒
1.
MOS器件二维有限元分析 总被引:1,自引:0,他引:1
一、引言 随着大规模集成电路和超大规模集成电路技术的发展,MOS器件的尺寸日益缩小,它的性能不能再用一个简单的一维分析公式来我达。为了精确地确定小尺寸MOS器件的性能及保证设计工作的正确性,必须研究二维,三维情形。差分方法的二维MOS器件模拟,已发展得比 相似文献
2.
两种新型CMOS带隙基准电路 总被引:5,自引:2,他引:5
文章介绍了两种CMOS带隙基准电路.它们在传统带隙基准电路的基础上,采用了低压共源共栅电流镜提供偏置电流,降低了功耗,减小了沟道长度调制效应带来的误差并使电路可以工作在较低的电源电压下;采用运放的输出作为共源共栅电流镜的偏置电压,使基准电压不受电源电压变化的影响.其中一种电路,还通过两个串联二极管的原理提高△VBE,从而减小了运放失调的影响.仿真结果表明,在工艺偏差、电源电压变化±10%以及温度在-20至125℃范围内变化的情况下,两种CMOS带隙基准的输出电压分别是1.228+0.003V和1.215±0.003V,温度系数仅为33.7ppm/℃和34.1ppm/℃;在电源电压分别大于2V和2.8V时,电源电压的变化对这两种基准的输出电压几乎没有影响;在33v电源电压下两个电路的功耗分别小于0.1mW和0.34mW. 相似文献
3.
通用串行总线的OTG技术是为了使USB接口技术应用于PC机以外的市场而在USB2.0规范基础上扩展出的新技术。采用0TG技术可以使普通的数码设备实现相互之间的通信,大大方便了各种便携设备之间的数据交换。本文介绍了0TG技术的特点,比较了0TG技术与普通USB的不同,并对其市场前景做了预测。 相似文献
4.
5.
为了减小两通道时间交织ΣΔ调制器中系数失配引起的折叠噪声以及降低调制器实现电路的复杂程度,提出了一种新的两通道时间交织高阶ΣΔ调制器.在传统调制器的噪声传递函数(NTF)中增加一个z为-1的零点,减小了NTF在高频处的幅值,从而减小了折叠到信号带宽内的噪声.以一个传统单通道单环4阶4位前馈分布型ΣΔ调制器结构为原型,运用块数字滤波器基本原理以及时域等效的方法,得到了其两通道时间交织结构的实现电路.该调制器电路前3级的两个通道能够共享运算放大器,减小了有源元器件的数目.对包含了系数失配的调制器进行了建模和仿真,仿真结果表明,该两通道时间交织高阶调制器能够有效地抑制折叠噪声,提高了调制器的性能. 相似文献
6.
USB数据传输中CRC校验码的并行算法实现 总被引:6,自引:2,他引:6
文章介绍了用于USB总线数据传输的CRC校验的原理和算法,并且采用并行电路实现USB2.0中的CRC产生和CRC校验,与传统的串行电路实现相比,并行电路实现方法虽然在芯片面积上大于串行电路实现,但由于降低了时钟频率,电路更容易综合实现,并且大大降低了功耗,有利于低功耗电路设计。 相似文献
7.
8.
设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的自举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算跨导放大器OTA的带宽设计,在分析了主运放和辅助运放在带宽和相位裕度等方面的关系的基础上,提出了新的设计方法。仿真结果表明:S/H电路的差动输出摆幅达到了2V;对于输入为49MHz的正弦波,测得其信号噪声失真比达到了82dB,满足12位ADC的要求;整个电路的功耗约为20mW。 相似文献
9.
为了减小两通道时间交织∑△调制器中系数失配引起的折叠噪声以及降低调制器实现电路的复杂程度,提出了一种新的两通道时间交织高阶∑△调制器.在传统调制器的噪声传递函数(NTF)中增加一个z为-1的零点,减小了NTF在高频处的幅值,从而减小了折叠到信号带宽内的噪声.以一个传统单通道单环4阶4位前馈分布型∑△调制器结构为原型,运用块数字滤波器基本原理以及时域等效的方法,得到了其两通道时间交织结构的实现电路.该调制嚣电路前3级的两个通道能够共享运算放大器,减小了有源元器件的数目.对包含了系数失配的调制器进行了建模和仿真,仿真结果表明,该两通道时间交织高阶调制器能够有效地抑制折叠噪声,提高了调制器的性能. 相似文献
10.