首页 | 官方网站   微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   24篇
  免费   0篇
  国内免费   4篇
工业技术   28篇
  2017年   1篇
  2014年   3篇
  2011年   7篇
  2010年   5篇
  2009年   3篇
  2008年   2篇
  2007年   1篇
  2000年   1篇
  1999年   4篇
  1998年   1篇
排序方式: 共有28条查询结果,搜索用时 15 毫秒
1.
硅微机械音叉陀螺检测灵敏度与固有频率的关系   总被引:2,自引:0,他引:2  
检测灵敏度直接关系到陀螺性能的优劣。并尝试用静电力调节敏感模态谐振频率,以提高检测灵敏度。  相似文献   
2.
由于FPGA互联资源故障定位是FPGA故障测试的一个难点,尤其需要准确地判断故障的类型和精确地定位故障的位置,因此文中提出一种通过故障映射方法将SRAM型FPGA的互连资源故障映射到LUT的输出上,间接地测试与定位互连资源故障的一种方法.同时将故障映射这种方法与传统经典的三次配置测试互连资源方法的核心思想相结合,在高故障率的FPGA中实现了互连资源的100%故障测试覆盖率,并精确地将故障定位至FPGA互连金属线段或PIP对.该算法采用了最小可重复单元结构,FPGA中被测试资源可以由连续或不连续的任意数量最小可重复单元组成,因此更适合FPGA的重复性结构和FPGA的在线测试.在FPGA的在线全覆盖测试中,该算法的最小迭代测试(ROTE)次数与FPGA的规模无关,只与用户应用电路所占FPGA总资源的比例相关.  相似文献   
3.
在XC4000系列FPGA中,每个CLB的两个四输入查找表都可以被配置成随机存取存储器(RAM),RAM可以为FPGA提供存储大量数据的能力,因此,对RAM的测试是FPGA完备性测试必不可少的部分.根据RAM的结构和功能,提出一种有效的测试方法,并以XC4010E-PQ160为例,使用SOC软硬件协同验证平台,证明两次配置就可以完成对RAM的全覆盖可定位测试.  相似文献   
4.
从制造的角度来讲,FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测.完整的FPG A测试包括两步,一是配置FPGA,然后是测试FPGA,配置FPGA是指将FPGA通过将配置数据下载编程使其内部的待测资源连接成一定的结构,在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率,配置数据称为TC,配置FPGA的这部分时间在整个测试流程占很大比例;测试FPG A则是指对待测FPGA施加设计好的测试激励并回收激励,测试激励称为TS.  相似文献   
5.
定性地讨论了微机械音叉特有的一些误差源。主要有机械结构的Browinan噪声,电路噪声,等。对上述误差源的认识是微结构制造和电路设计的基础。  相似文献   
6.
提出了一种基于数据驱动的集成电路故障预测与健康管理(PHM)模型,该模型基于反向传播(BP)神经网络算法,避免了对集成电路老化失效物理机理的依赖,能有效拟合集成电路失效的非线性函数关系。以已编程应用设计的FPGA为目标器件,通过实验提取参数样本进行模型训练,并将模型应用于实测验证。结果表明,该模型输出结果与实测结果吻合良好,能有效满足集成电路故障预测与健康管理的实际应用。  相似文献   
7.
FPGA中宽边译码器的测试方法研究   总被引:1,自引:0,他引:1  
现有的关于FPGA的测试主要集中在可编程逻辑和互连线资源,而没有涉及FPGA中的宽边译码器的测试。本文提出了一种测试FPGA中宽边译码器的方法,该方法实现了FPGA中的宽边译码器的逻辑资源及其相连的长线资源的全覆盖测试。该实验采用Xilinx公司的XC4000E系列芯片,在基于SOC软硬件协同技术的FPGA自动测试系统中进行测试。实验结果表明,用本文提出的4次配置图形和测试向量能够完成全覆盖测试。  相似文献   
8.
随着超大规模集成电路(VLSI)以及片上系统(SoC)设计的日益复杂, 基于现场可编程门阵列(FPGA)的硬件仿效成为了必要环节. 为解决逻辑设计下载到基于FPGA的硬件仿效器后内部节点不可视的问题, 提出一种调试系统, 该调试系统使用了RTL级植入调试逻辑的调试方法, 统一的用户界面和软件侧底层接口, 并提供了ELA模式、Scan模式和Snapshot模式. 所有模式均使用统一的外部接口, 使得调试系统同时适用于Altera和Xilinx的FPGA. 实验结果表明, 与SignalTap和ChipScope模式相比, ELA模式消耗几乎相同的资源, 而Scan模式和Snapshot模式会消耗更少的FPGA资源.  相似文献   
9.
介绍一种针对FPGA优化的时间数字转换阵列电路.利用FPGA片上锁相环对全局时钟进行倍频与移相,通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题,完成时间数字转换的功能.在Altera公司的FPGA上验证表明,本时间数字转换阵列可达1.73 ns的时间分辨率.转换阵列具有占用资源少,可重用性高,可以作为IP核方...  相似文献   
10.
本文提出了一种使用FPGA作为硬件加速器,并且在FPGA与计算机之间建立了软硬件同步的基础上,实现了一种基于事务级的验证系统.该系统完全兼容SCE-MI标准.通过实验表明该系统适用于数模混合SOC系统的验证.1、引言在对系统验证方法研究的过程中,人们希望能够得到像模块验证一样的时钟精度,同时系统验证时间又希望很短.事务...  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号