排序方式: 共有9条查询结果,搜索用时 15 毫秒
1
1.
2.
针对基于非正交多址接入(Non-Orthogonal Multiple Access, NOMA)的毫米波大规模多输入多输出(Multiple Input Multiple Output, MIMO)系统中边缘用户可达速率较低的问题,提出了一种联合功率分配和混合预编码的优化方案来保证边缘用户在内的所有用户都具有较好的速率性能。基于最大最小公平性准则,设定了一个含有复杂目标函数和高维非凸约束的优化问题。采用固定变量法将该非凸问题转换为功率分配和混合预编码2个子优化问题处理。对于功率分配的设计,通过卡罗需-库恩-塔克(Karush-Kuhn-Tucker, KKT)条件得到了封闭形式下的最优功率分配系数;对于混合预编码的设计,提出了基于迫零(Zero Forcing, ZF)和压缩边界粒子群优化(Boundary Compressed-Particle Swarm Optimization, BC-PSO)算法相结合的求解方法,得到混合预编码的次优解。提出了一种交替优化算法来交替优化功率分配和混合预编码,直到满足设定的精度要求。仿真结果表明,该方案的最大最小速率优于传统的NOMA方案。 相似文献
3.
1.6GHz高线性度低功耗CMOS驱动放大器 总被引:2,自引:0,他引:2
提出了一种高线性度低功耗驱动放大器的设计方法,这种设计方法采用最佳偏置(Optimum Biasing)的线性化技术提高线性度.利用这种方法设计了一个工作在1.6GHz的两级驱动放大器,第一级预放大器采用1.8V电源电压,第二级输出放大器采用3.3V电源电压.放大器在TSMC 0.18μM CMOS 工艺下仿真,仿真结果显示放大器的电压增益为31.8dB,三阶交调截取点(OIP3)为20.0dBm,输出1dB压缩点为17.7dBm,输出饱和功率为19.3dBm,静态功耗小于40mW. 相似文献
4.
采用生物模板法,通过掺杂Mn对尖晶石型NiFe1.97Pd0.03O4-δ催化剂中的Fe离子进行取代,制备一系列不同Mn掺杂量的NiFe1.97-xMnxPd0.03O4-δ催化剂(x=0、0.01、0.02、0.05、0.10),并在单管固定床反应器中进行H2-SCR脱硝性能评价。运用X射线衍射仪(XRD)、场发射扫描电子显微镜(FE-SEM)、程序升温-脱附(NH3-TPD)和程序升温还原(H2-TPR)以及傅里叶红外光谱仪(FTIR)等手段对催化剂进行表征、分析。结果表明:适量Mn的掺杂不仅可以提高活性物种Pd在催化剂上的分散度,还显著提高了其催化剂表面的总酸量及其氧化还原能力,从而提高了NiFe1.97Pd0.03O4-δ催化剂在低温下的H2-SCR脱硝活性,并拓宽了其催化活性温度窗口。在实验范围内,NiFe1.92Mn0.05Pd0.03O4-δ催化剂在150℃下的NO转化率高达95%,且在150~200℃温度区间内,NO转化率均在90%以上。 相似文献
5.
6.
闫涛涛 《中国石油和化工标准与质量》2013,(17):190
目前世界各国的中高渗透油田开发已经到了中后期,从而低渗透油田的开发变尤为重要。我国的低渗透油田已经占到已发现油田的百分之五十以上,而其产能建设则达到百分之七十,低渗透油田的开发早已成为油气开发建设的主力军,本且常规的酸化解堵、压裂等增产措施已经不适合低渗透油田的增产,以至于低渗透油田的开采效率低下,所以提高低渗透产量和效率在眉睫。本文从低渗透油田的储量、开发难度及解决方法进行分析论述。 相似文献
7.
增益精确的可变增益放大器 总被引:2,自引:0,他引:2
可变增益放大器是GPS接收机中的一个关键模块,它与反馈环路组成的自动增益控制电路为模/数转换器(ADC)提供恒定的信号功率.模拟信号控制增益的VGA增益连续变化,但是线性度较差.这里采用电阻形式的负反馈的放大器来设计一个0~30 dB增益变化的中频可变增益放大器,VGA的增益精度并不取决于工艺、电压和温度等因素对电阻、MOS管开关的影响,增益误差在各个工艺角下都小于5%.基于0.18 μm CMOS工艺的测试结果表明,带内纹波小于0.1 dB,IIP3达到31 dBm@0 dB,功耗为3 mA,其中包括直流偏移消除模块和CMOS源极跟随缓冲电路.因此,该放大器适合在接收机模拟前端使用. 相似文献
8.
9.
This paper presents the design and implementation of a digitally calibrated CMOS wideband radio frequency(RF) root-mean-square(RMS) power detector for high accuracy RF automatic gain control(AGC).The proposed RMS power detector demonstrates accurate power detection in the presence of process,supply voltage, and temperature(PVT) variations by employing a digital calibration scheme.It also consumes low power and occupies a small chip area.The measurement results show that the scheme improves the accuracy of the detector to better than 0.3 dB over the PVT variations and wide operating frequency range from 0.2 to 0.8 GHz.Implemented in a 0.18μm CMOS process and occupying a small die area of 263×214μm~2,the proposed digitally calibrated CMOS RMS power detector only consumes 1.6 mA in power detection mode and 2.1 mA in digital calibration mode from a 1.8 V supply voltage. 相似文献
1