排序方式: 共有59条查询结果,搜索用时 15 毫秒
1.
2.
3.
基于0.13μm CMOS工艺,设计了一种采样率达到1 MS/s的10位逐次逼近模数转换器,其中逐次逼近数字控制逻辑采用全定制的方法,减小了数字单元的面积和功耗;比较器中的预放大器分别采用了二极管连接和开关管复位的方式将各级运放的输出短接,加快比较速度,最后一级锁存器采用改进的两级动态锁存器,进一步提升比较速度的同时降低了失调误差。实验结果表明,1.2 V电源电压下,所设计的ADC采样率达到1 MS/s,输入信号频率为12.5 kHz时,测得的输出信号信噪比为54.47 dB,SFDR为45.18 dB。 相似文献
4.
沂沐河水利管理局下设4个河道局,3个闸管局,承担着500多公里河道、700多公里堤防及5座大闸的管理工作,任务相当繁重.近10多年来,管理局开展水政监察规范化建设,在提高水政监察人员素质、增强执法能力上狠下功夫,强化执法力度,加强执法巡查,目前已有支队1个,大队7个,中队13个,水政监察人员74人.在实际工作中,他们把加强水政监察规范化建设融入到日常工作之中,与水法宣传、水政执法、水资源管理等工作紧密结合,时时处处围绕水政监察规范化建设开展各项工作,收到了很好的效果. 相似文献
5.
采用0.18 μm CMOS工艺,设计了一种连续速率时钟与数据恢复(CDR)电路。该CDR电路主要由全速率鉴频鉴相器、多频带环形压控振荡器、电荷泵等模块组成。其中,全速率鉴频鉴相器不但具有很好的鉴频鉴相功能,而且结构简单,减小了功耗和面积。多频带环形压控振荡器不但调谐范围很宽,而且引入到环路中的调谐增益较低,解决了高振荡频率和低增益之间的矛盾问题。采用自举基准和运放的电荷泵减小了各种非理想因素的影响。仿真结果表明,该CDR电路版图尺寸为265 μm×786 μm,功能正常,且能恢复622~3 125 Mb/s之间的伪随机数据;在1.8 V电源电压下,输入伪随机速率为3 125 Mb/s时,功耗为100.8 mW,恢复出的数据和时钟的抖动峰峰值分别为5.38 ps和4.81 ps。 相似文献
6.
7.
对T型匹配网络构成的人工传输线的阻抗匹配特性进行了讨论,在此基础上,采用0.18 μm CMOS工艺,设计了一种宽带分布式功率放大器。设计中,通过减小栅极人工传输线的吸收负载,在放大器输入端获得了良好的阻抗匹配;通过在放大器输出端增加1个L型阻抗匹配网络,实现了输出端阻抗匹配,同时有效提升了分布式放大器的增益和输出功率。仿真结果显示,该放大器3 dB带宽达到17 GHz,2~18 GHz频率范围内,增益为10.5 dB,带内增益平坦度为±0.5 dB,输出功率为4.9~9.85 dBm,PAE效率为5%~15.6%,表现出良好的综合性能。 相似文献
8.
进入新世纪以来,电子技术发展日新月异,派生了许多新的电子学科专业方向,传统电子类实验教学方法已经不能满足培养高素质实践创新型人才的需求。本论文对现有电子科学相关专业的本科实践教学现状做了分析,提出了结合专业特点的电子电路实验教学多元化目标化体系,设计了相应的教学课程和培训平台,在近几年的教学工作中实践中逐步完善,取得了较好的教学效果。 相似文献
9.
在分析LZW算法的基础上,基于FPGA,设计了一个高速LZW压缩算法硬件加速电路,包含异步FIFO、状态机控制和双端口RAM三个主要部分。通过异步FIFO实现提高了数据传输速度;采用精简状态机模块提高了FPGA内部资源的利用率。在Kintex-7 XCKU060平台上验证了设计的正确性和加速特性。实验结果表明,数据压缩速率提升至366 Mbit/s,相比高性能通用处理器平台加速到9.1倍,能效比提升到65.5倍,可满足多种场景下实时无损压缩应用需求。 相似文献
10.