审视文学和生命现象中的死亡本能

弗洛伊德认为人类存在着死亡本能。死亡本能的目的是结束有机体的生命，使其回归原始的无机状态。试通过对人类死亡之本能这一心理倾向的挖掘，来审视某些文学现象，并进而关注现代人当下的精神生态风貌。     

考虑信号相关性的逻辑电路可靠度计算方法

随着集成电路特征尺寸不断缩小,软错误已经成为影响电路可靠性的关键因素.计算软错误影响下逻辑电路的信号概率能辅助评估电路的可靠性.引起逻辑电路信号概率计算复杂性的原因是电路中的扇出重汇聚结构,本文提出一种计算软错误影响下逻辑电路可靠度的方法,使用概率公式和多项式运算,对引发相关性问题的扇出源节点变量作降阶处理,再利用计算得到的输出信号概率评估电路可靠度.用LGSynth91基准电路、74系列电路和ISCAS85基准电路为对象进行实验,结果表明所提方法准确有效.     

考虑温度因素的3D芯片TSV容错结构设计

相比于2D芯片,3D芯片具有更高的功率密度和更低的热导率。针对散热问题,多层3D芯片一般采用具有较高热导率的铜填充硅通孔(TSV)。为提高3D芯片的成品率,在温度条件限制下,对3D芯片进行TSV的容错结构设计非常重要。分析了带有TSV的3D芯片温度模型,提出了3D芯片温度模型的TSV修复方法。根据温度要求设计总的TSV数,将这些TSV分为若干个组,每组由m个信号TSV和n个冗余TSV组成,实现了组内和组间信号的TSV修复。实验结果表明,该TSV容错结构不仅有较高修复效率,而且具有较好散热效果。     

一种多接口认知传感器网络体系结构

传统的单接口无线传感器网络由于同道干扰问题的存在,网络性能受到极大的限制。多接口无线网络技术是解决这一问题的有效方案。但是多接口无线传感器网络的频谱接入问题是多接口传感网大规模部署的关键一环。而认知无线电技术能够实现频谱的动态访问,即便是信道拥塞的情况仍能有效改善网络性能,并且在无线传感器网络中表现出较好的传输特性。本文提出一种基于连通支配集的多接口认知传感器网络体系结构。通过分析不难看出,提出的体系结构具有良好的扩展性和容错性能。     

3D堆叠芯片硅通孔容错设计

3D堆叠芯片采用硅通孔（Through-Silicon Vias,TSVs）技术垂直连接多个裸晶（die）,具有较高的芯片性能和较低的互连损耗,引起工业界和学术界的广泛关注。随着3D芯片堆叠层数的增加,一个TSV小故障都可能导致成本的大幅度增加和芯片良率的大幅度降低。TSV的密度与故障的发生概率有着密切的关系,TSV密度较大时,其发生故障的概率就会增大。为了减少故障产生的概率,提高良率,提出一种以密度为导向的TSV容错结构,首先将TSV平面分成多个密度区间,密度较大区间的信号TSV被分配较多的修复TSV,但同时此区间上设计尽量少的修复TSV,以减少此区间内总的TSV密度。理论分析和实验结果均表明该方法可以有效地减少故障发生的概率,并对故障TSV进行修补,同时具有较小的硬件代价。     

低成本BIST映射电路的设计与优化

低成本BIST利用映射电路对自测试线形反馈移位寄存器进行优化,将对故障覆盖率无贡献的测试向量屏蔽掉,有效提高了故障覆盖率,降低了测试功耗。映射电路的设计是低成本BIST设计的关键,为了降低其硬件开销和功耗、提高参数性能,该映射逻辑电路对测试向量的种子进行映射,并通过相容逻辑变量合并、布尔代数化简等方法对映射电路进行优化,有效地降低了测试应用时间、测试功耗和硬件开销。     

在基于LFSR重播种的压缩环境下同时降低测试数据量和测试功耗

集成电路测试中过高的测试功耗和日益增长的测试数据量是半导体工业面临的两大问题。本文提出了一种在基于线性反馈移位寄存器重播种的压缩环境下基于扫描块的测试向量编码方案。同时,本文也介绍了一种新颖的扫描块重聚类算法。本文的主要贡献是给出了一种灵活的测试应用框架,它能够极大地减少扫描移位期间的跳变个数和经由LFSR重播种生成的确定位的数目。因此,文中方案能够极大地降低测试功耗和测试数据量。在ISCAS’89基准电路上使用Mintest测试集进行的实验表明,本文方法能够减少72%-94%的跳变,并且能获得高达74%-94%的测试压缩率。     

基于差错传播概率矩阵的时序电路软错误可靠性评估

在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.该文提出了一种基于差错传播概率矩阵(Error Propagation Probability Matrix,EPPM)的时序电路软错误可靠性评估方法,即先将逻辑门和触发器在当前时钟周期对差错的传播概率用4种EPPM表示,再利用自定义的矩阵并积运算计算多周期情况下的差错传播概率,最后结合二项分布的特点计算时序电路的可靠度.用ISCAS' 89基准电路为对象进行实验,结果表明所提方法是准确和有效的.     

一种基于低失真替换优先的文本隐写算法

针对同义词替换操作造成原始文本整体统计特性的破坏,提出了一种基于低失真替换优先的文本隐写算法。该算法以同义词在文本中的合适度为基础,构造失真函数衡量同义词替换后文本统计特性的改变程度;不仅为每个同义的词集合选取合适度最高的两个词组成替换组合,而且从全局的角度出发,对原始文本中的所有同义词替换组合所引起的失真度进行排序,优先选取失真度小的同义词替换组合来嵌入信息,从而降低了同义词序列统计特性的改变程度。实验结果表明,该算法可以很好地抵抗基于同义词结对和基于同义词相对词频统计特征的隐藏信息检测算法的攻击,具有较高的抗检测能力,提高了秘密信息的安全性。     

同步全扫描时序电路的TVAC测试方法?

自反馈测试方法TVAC在时序电路中的应用研究还处于起步阶段。为此,研究其在同步全扫描时序电路测试中的应用,提出2种测试结构,并对ISCAS89电路进行实验。实验结果表明,与加权伪随机方法和循环自测试方法相比,该方法可用较少测试矢量达到较高故障覆盖率。