基于FPGA的4k点基-16FFT模块的实现

针对高速实时处理的要求,提出了4096点快速傅立叶变换(FFT)模块在现场可编程门阵列(FPGA)中的设计和实现。在运算模块中,基于按频率抽取基-4算法提出了一种新型的基-16蝶型算法,并采用八级流水结构和四路转换器来实现。本文采用块浮点和循环存储结构,避免了溢出和节省了大量的硬件资源。实验结果表明,该方法在保证了运算精度和实现复杂度的同时,使运算速度相对于基-4算法提高了1倍。     

DDS的输出杂散及抑制技术

文章列举了造成DDS输出杂散的主要来源,针对累加器相位截断造成的DDS输出信号误差进行分析,并应用适当的随机序列累加到DDS的相位序列中,从而将周期性误差序列造成的幅度较大的杂散变成均匀分布的宽带噪声,在一定程度上改善了DDS的输出频谱。     

FPGA的布线开关和互连线段的优化设计

文章以TSMC'0.35μm,三层金属CMOS工艺为基础,对FPGA互连资源中布线开关和互连线段进行了具体分析。研究表明,布线开关中同时混合使用传输门和三态缓冲器以及采用不同逻辑长度的互连线段组合时将会产生较好的面积-延时值。     

一种基于DDS的改进信号合成电路设计

传统的信号合成电路利用DDS产生载波信号,再将原信号利用乘法器和加法器来进行合成.基于ROM查找表法和CORDIC算法,本设计提出了一种改进结构.仿真与分析结果表明,与原有电路结构相比,改进后的数字信号合成电路精度高、硬件开销小.     

一种ROM-Less的流水线型DDS设计

本文介绍一种ROM-Less直接数字频率合成器设计。利用正弦多项式近似直接产生数字正弦波,而无需限制相幅转化速度的ROM.。其数字部分采用流水线结构,可以实现高速,小芯片面积,并且可以得到约为-85dBc的无杂散动态范围,提高了整个DDS系统的性能。关键字:直接数字频率合成器;ROM-Less;多项式近似;流水线型DDS