基于亿门级UltraScale+架构FPGA的单粒子效应测试方法

UltraScale+ 架构 FPGA 采用 16 nm Fin FET 工艺,功耗低且性能高,但存在粒子翻转阈值下降及多位翻转增多等风险。基于线性能量传输 (LET) 等效机理,选取⁷Li³⁺、¹⁹F⁹、³⁵Cl^11,14+、⁴⁸Ti^10,15+、⁷⁴Ge^11,20+、¹²⁷I^15,25+、¹⁸¹Ta、²⁰⁹Bi 8 种重离子进行直接电离单粒子试验,建立单粒子闩锁 (SEL)、翻转阈值、翻转截面及多位翻转的测定方法。结合 LET 通量及 Fin FET 结构下的注射倾角,搭建甄别单位翻转及多位翻转的识别算法,能够实时处理并实现粒子翻转状态及多位翻转数据的可视化监控。所涉及的单粒子效应 (SEE) 分析方法能够较为全面地评估该电路的抗辐照特性。     

反熔丝型FPGA编程方法的研究

在传统的基于反熔丝可编程逻辑阵列结构的基础上,提出一种新颖的寻址编程方法.该方法通过增加额外的编程支路,减小反熔丝单元被编程后的电阻;编程前,对所有布线通道进行预充电,防止反熔丝单元被误编程.仿真和测试结果表明,与传统的编程方式相比,该方法提高了编程的可靠性.     

塑封倒装焊焊点开裂分析及改善研究

随着科技的发展,半导体元器件小型化、高性能、轻量化的需求日益迫切,塑封倒装焊技术得到了广泛应用。因为基板的易形变性及各封装材料间的热膨胀系数不匹配,焊点开裂成为影响封装可靠性的重要因素之一。为了研究倒装焊产品在封装制程中焊点开裂的失效原因,利用有限元分析（ANSYS）软件建立倒装焊塑封封装体有限元模型,模拟回流焊过程中的塑封基板形变与凸点应力分布,并分析焊点开裂失效的原因。结果表明,在回流焊过程中,基板形变量大于裸芯,外围凸点倾斜较大,承受的应力及应变能最大,外沿凸点为最易失效点,采用加载具作业可显著降低失效风险。     

基于FPGA的自动测试设备信号延时误差测量

为满足集成电路自动测试设备（ATE）通道间信号同步的需求,基于FPGA提出了一种ATE激励信号传输延时误差的测量方法。该方法硬件结构简单,充分发挥了FPGA与ATE的特性。实验结果表明,该方法的测量结果与示波器测量结果误差在4%以内,能满足激励信号频率小于200 MHz的测量要求。     

集成电路有机基板倒装焊失效分析与改善

为了满足产品便携化和多功能化的需求,芯片设计正朝着多功能和大规模集成的趋势发展,集成电路封装也逐步向大尺寸、高密度的方向演进,特别是倒装芯片技术的应用,可以实现更高的封装密度和更快的信号传输速度。然而,不同材料的热膨胀系数存在差异,热失配容易引发互联凸点开路失效。为研究有机基板倒装焊集成电路在封装制程中失效的原因,采用扫描电子显微镜（SEM）结合有限元分析法,模拟有机基板在温度循环和回流焊过程中的应力分布状态并进行分析,结果表明,在回流焊过程中有机基板四周边缘位置的凸点所受应力较大。采用磁性载具和在焊盘上预制焊料的方法可以显著降低电路失效风险。     

基于串口的高速SerDes高效调试方法研究

随着高速串并收发器(SerDes)传输速率的飞速提升,随之而来的是高速SerDes功能性能参数复杂度的提升,因此针对高速SerDes的高效调试方法成为国内外研究的重要课题.在分析和评价现有测试方法的基础上,提出了一种基于串口的高速SerDes调试方案,设计了相应的串口协议,实现了SerDes参数的动态调试.相比于传统S...     

基于异构多核平台的Caffe框架物体分类算法实现与加速

随着深度学习的快速发展,神经网络和深度学习算法已经广泛应用于图像处理。基于FPGA的神经网络加速设计,搭建了以快速特征嵌入的卷积结构(Caffe)框架、卷积神经网络为核心的物体识别系统,该系统使用Zynq-7000系列异构多核架构芯片实现。完成了神经网络模型与参数的移植、多层结构的神经网络构建、计算密集度分析以及硬件加速设计。结果表明,设计的基于异构多核平台的Caffe框架物体分类系统实现了物体的识别和分类,且识别速度远超传统CPU架构的识别速度,从而为后续的深入研究提供一种新思路。     

16 Gbit/s高速串并收发器调试及交流耦合电容选取方案

随着高速串并收发器（SerDes）传输速率的快速提升,如何保证数据的传输质量已成为国内外研究的热点问题。通过对已有研究的分析,基于可测性设计（DFT）的高速SerDes调试方法实现了动态配置SerDes参数。测试了不同速率下高速SerDes的传输性能,并且验证了不同速率下交流（AC）耦合电容的选取对SerDes性能的影响。针对16 Gbit/s以内高速SerDes的不同速率,提出了100 n F和470 n F的耦合电容按速率分段的选取方案。     

一种用于高频S参数的去嵌算法

在S参数的测量过程中,需通过去嵌方法去除测试夹具带来的结果误差。该算法通过时域的方法对夹具进行分解。接着将分解得到的夹具S参数采用ABCD矩阵运算进行去除,从而得到待测器件的S参数。通过设计测试板来进行实验,将该算法与传统的AFR和Delta L方法进行了比较,验证了该去嵌算法对高频信号的有效性以及准确性。同时由于该算法先分解再去嵌的特性,使其可应用于左右夹具不一致的情况。