Verilog的循环语句

在VerilogHDL中存在着四种类型的循环语句，用来控制执行语句的执行次数。1)forever连续的执行语句。2)repeat连续执行一条语句n次。3)while执行一条语句直到某个条件不满足。如果一开始条件即不满足(为假)，则语句一次也不能被执行。4)for通过以下三个步骤来决定语句的循环执行。a)先给控制循环次数的变量赋初值。b)判定控制循环的表达式的值，如为假则跳出循环语句，如为真则执行指定的语句后，转到第三步。c)执行一条赋值语句来修正控制循环变量次数的变量的值，然后返回第二步。下面详细介绍各种循环语句。forever语句forever语句的格…     

一种改进型基-8 FFT算法及其ASIC实现

本文在介绍传统FFT原理和流程的基础上，根据具体应用要求，结合基-4算法的长处，对传统基-8FFT的结构做了改进，并用ASIC实现了一个12位64点复数FFT的计算。布线后门级模型的仿真验证了改进后的结构不但计算正确，而且效率有显著的提高。论文最后简单总结了改进后12位64点复数FFT专用电路目前已经达到的性能指标。     

基于IP核复用技术的SoC设计

概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,指出我国急需发展的关键芯片及IP核种类.     

化工生产中的“界面”现象对工艺设备的影响

分析了化工生产过程设备、管道中存在的各种“界面”现象及其影响，并提出相应对策。     

SMS与移动智能网互联实现方案的研究

本首先简单描述了移动智能网的CAMEL标准。接着详细阐述了SMS与CAMEL3互联的体系结构和互联的关键技术。最后对现有移动智能网和SMS的互联作了简单介绍。     

垂直定向液晶光阀及光电特性的研究

系统地讨论了排列相畸变模式液晶光阀结构，原理和制作，结合实际测试对其等效电路和电学匹配进行了分析，详细讨论了它的光电特性及相互关系，实测的液晶垂直排列方式工作的液晶光阀性能指标为，分辨率大于５０ｌｐ／ｍｍ，白光输入灵敏度为６．７７μＷ／ｃｍ＾２，响应时间为２００ｍｓ／３００ｍｓ，白光输出对比度为２００：１。     

Verilog基本知识(下)

Verilog HDL设计复杂数字电路的优势传统电路原理图输入法几十年前，当时所做的复杂数字逻辑电路及系统的设计规模比较小也比较简单，其中所用到的FPGA或ASIC设计工作往往只能采用厂家提供的专用电路图输入工具来进行。为了满足设计性能指标，工程师往往需要花好几天或更长的时间进行艰苦的手工布线。工程师还得非常熟悉所选器件的内部结构和外部引线特点，才能达到设计要求。这种低水平的设计方法大大延长了设计周期。近年来，FPGA和ASIC的设计在规模和复杂度方面不断取得进展，而对逻辑电路及系统的设计的时间要求却越来越短。这…     

提高JC 14．6tex纱质量的实践

以普通设备和工艺流程，用《系统工程棉纺工艺学》原理，对生产JC 14．6tex纱的各道工序的工艺参数进行了优化配置，并采取了相应的技术措施，强调设备的基础工作，并对针布、皮辊、皮圈等纺纱专件进行了定型选用，经过生产实践检验，JC 14．6tex质量大幅提高，生产稳定。     

智能视频监控中运动目标检测的研究

针对某武器试验中背景复杂,现有的背景差分法在背景模型的维持和更新不能用于长期和复杂的场景,以及对近地目标提取检测困难的问题,提出一种改进的背景差分法。该算法采用结合邻域信息的背景差分法和最大方差阈值法,能够在一定程度上减小背景滞后更新引起的运动目标检测误差,且使目标边缘提取更加明确,从而提高了系统的运行速度,实现复杂背景下的运动目标检测。在Visual C＋＋6.0中用OpenCV实现了相关算法的设计,并给出了完成系统任务所需的部分关键代码,实现了运动目标和试验场景的分离与提取。仿真实验验证了该算法的有效性以及实时性。