一种铷原子频标频率综合器新方案的设计与实现

数字化和小型化是铷原子频标（RAFS）发展的重要方向．在传统铷原子频标电路中,6 840 MHz微波信号与频率综合器产生的5.312 5 MHz信号进行混频,得到用于激励铷原子跃迁的6 834.687 5 MHz微波探寻信号．早期铷频标的频率综合器大量使用了分立的模拟器件,数字化程度低、参数优化工作繁杂、电路体积较大．目前常用直接数字频率合成器（DDS）方案直接产生5.312 5 MHz信号,但这种数字电路方案通常需要对10 MHz信号进行倍频,它存在频谱纯度较低、相位噪声高等缺点．本文介绍一种产生5.312 5 MHz信号的频率综合器解决方案,这种设计方案在应用DDS器件时无需使用10 MHz倍频电路,它具有频谱纯度较高、相位噪声低、输出频率和相位可调等优点．     

一种小型化铷原子钟锁相倍频窄带VCO设计

设计了一款用于小型化铷原子钟锁相倍频器的窄带VCO(压控振荡器)电路.振荡电路采用了稳定性好的克拉泼电路方案.应用仿真软件对该电路进行仿真分析和优化设计.最终设计出的VCO电路主要性能指标为:输出频率范围为440 MHz~470 MHz,频率调谐灵敏度为18 MHz/V,二次谐波抑制度为-15 d Bc,由其构成的锁相倍频器实现了低相噪设计要求,使小型化铷原子钟具备了实现高的频率稳定度潜力.     

小型化10 MHz恒温晶体振荡器设计

设计了用于高精度铷原子频标的一种小型化恒温压控晶体振荡器.振荡电路采用了稳定性好的并联型皮尔斯电路方案,采用2级?型LC级联滤波器抑制谐杂波,利用互补对称式金属-氧化物-半导体(CMOS)反相器实施隔离.振荡和放大电路选用了低噪声晶体管.晶体的温度控制在频率-温度曲线拐点处.实现了体积为4 mL晶振样件.晶振的短期频率稳定度为1.8?10-12/s,相噪对铷频标频率稳定度的贡献仅为3.2?10-13-1/2.     

小型化铷原子钟高精度频率调节电路设计

在GPS驯服铷钟等相关应用领域中，小型化铷原子钟的频率调节精度是一项重要性能指标．该性能一般由铷钟整机系统中倍频综合器的数字锁相环（PLL）分辨率决定．目前作者所在的课题组研制了一款小型化高性能铷原子钟，具有良好的稳定度指标，但其频率调节无法满足高精度的需求．针对这一问题，本文对原小型化铷原子钟的倍频综合电路进行了分析研究和改进设计，基于一款高精度直接数字频率合成器（DDS）芯片设计了一种小数倍频综合电路，在保证小型化铷原子钟仍具有高稳定度指标的同时，实现了其高精度频率调节的功能．     

一种微波倍频方案在小型化铷钟的应用

为了进一步实现铷原子钟的小型化,介绍了一种小型化铷钟微波倍频电路的设计及初步实现情况. 该倍频电路利用数字锁相环将晶体振荡器输出的10 MHz参考信号直接倍频至6 834.68XX MHz,并对该信号进行2FSK调制. 受调制的微波信号经过功率调整后馈入物理系统微波腔中,激励铷原子基态超精细能级跃迁. 这种微波调频倍频电路方案具有体积小,调试简单的特点. 将该电路用于小型化铷钟,初步测试结果表明,其短期频率稳定度可以达到1.8×10^-11τ^-1/2的水平.