MPEG-2／4AAC音频编码模块的验证

先进音频编码（AdvancedAudioCoding,AAC）以其多声道、多采样率、高压缩比、音质好等特点被广泛使用。文中首先介绍了MPEG-2／4AAC音频编码技术;接着基于MPEG-2／4AAC音频编码原理,开发了时钟复位、寄存器配置和音频数据收发的BFM模型,搭建了音频编码模块的RTL级虚拟验证平台,同时归纳了验证项;最后基于此验证平台和验证项,对设计进行了全面的仿真验证。实践证明该验证方法效率高、收敛快、覆盖率高,取得了较好的效果,为后续的FPGA平台验证和芯片应用提供了有力的保证。     

一种CMOS1／2Mbps3．3V1553B收发器的设计与实现

1553B总线是一种广泛用于航天、航空以及军事领域内的通用数字总线。但随着应用系统的技术发展,原有1Mb—ps传输速率的收发器已经不能满足使用需求,因此文中提出一种2Mbps的收发器系统结构,并兼容1Mbps的传输速率。该收发器采用0．35μmsingle—polyCMOS工艺实现,流片测试结果表明,在1Mbps速率下,该收发器完全满足1553B总线协议要求。在2Mbps速率下,收发器的传输误码率小于10^-12在3．3V工作电压下,收发器静态功耗为17mA。     

一种PCI转OPB接口的设计与实现

IIC接口为OPB总线与IIC串行总线之间的高度可编程接口,在I2C总线上既可作为主设备,又可作为从设备。该部分设备挂在OPB总线上,PPC处理器通过PLB2OPB桥来访问这些寄存器。为使PCI主机能正确访问IIC接口寄存器,文中在对PCI总线协议和IIC协议进行深入研究的基础上,提出一种PCI接口到OPB接口的时序转换电路解决方案,以满足二者之间的通信需求。通过功能仿真和工程实践表明,该转换电路工作稳定,性能良好,较好地满足了应用需求。     

多总线接口信号处理SoC虚拟验证平台的实现

多总线接口信号处理SoC芯片是以信号处理DSP为核心集成了多个总线接口的片上系统,该SoC涉及的总线协议众多,验证复杂、工作量大,验证将是该SoC芯片开发的瓶颈。为了缩短多总线接口信号处理SoC芯片的开发周期,提高该SoC芯片的一次流片成功率,必须采用更为可靠和有效的验证方案。以SoC验证流程及方法为指导,重点介绍了多总线接口信号处理SoC虚拟验证平台的构建和具体实施。验证结果表明,该验证平台能高效、全面验证芯片功能,提高了芯片验证效率,缩短了整个芯片开发周期,为芯片的成功投片提供了可靠保障。     

具有自动加载功能的SPI总线控制器设计与验证

本文结合设计需求,提出了一种SPI主模式的接口电路设计,使其可以在多种SPI传输模式下进行数据的传输,且针对实时信息处理占用时间较长的不足,采取信息自动加载方法,有效降低了处理器占用时间.设计并搭建仿真验证平台对其进行验证.仿真测试结果表明,该SPI总线接口电路满足实际应用需求.     

一种改进AS5643节点传输效率和容错性的方法研究

1394B作为成熟的商用总线,具有传输速率高、传输距离远、传输介质丰富等特点,并支持物理闭合环拓扑,具有一定的冗余可靠性。SAE AS5643在1394B总线的基础上,从实时性和确定性的角度出发,对1394B总线应用进行了一系列的扩展和约束,使1394B总线能够满足航空等领域的应用要求,但AS5643未能对传输效率和容错性进行详细的规定。文中研究和分析了AS5643标准定义的数据结构和传输特性,结合1394B总线协议的相关规定,提出了改进总线传输效率和容错性的措施。最后,利用FPGA逻辑和Link/PHY芯片实现了AS5643定义的CC/RN功能节点。经测试表明,文中提出的改进措施能够有效提高CC/RN功能节点的传输效率和容错性。     

CAN总线控制器IP核设计实现

CAN总线是一种成熟的串行通信总线,它具有可靠性高、稳定性好、抗干扰能力强、通信速率高、维护成本低、实时性强、很好的开放性及数据兼容性等优点。CAN总线这些众多的优点使其广泛应用于工业自动化控制等领域。其应用的广泛性则进一步对CAN总线IP提出了需求。同时以IP实现的CAN总线控制器所具有的通用处理器访问接口,良好的可移植性等优点使其可以集成于各种嵌入式SoC设计中。文中从CAN总线的规范和特点出发,提出了CAN总线控制器IP核的特点并定义了其功能,采用Verilog语言设计实现了CAN总线控制器IP核的功能,最后通过仿真和FPGA原型验证,证明了设计实现的正确性。目前CAN总线控制器IP核已经应用于SOPC和SoC的嵌入式应用设计中。     

高增益轨对轨运算放大器的设计实现

为提高运放性能和增大输入输出信号动态范围,往往采用轨对轨输入输出结构的运放。介绍了一款基于0.35umCMOS工艺设计的恒定跨导轨对轨输入/输出运算放大器,不同于传统的输入结构,该电路采用了一种改进的输入结构和CLASSAB输出结构,两级的折叠共源共栅运放,其输入和输出均能工作在轨对轨的范围内。仿真结果表明该电路在整个共模电平范围内直流增益大于90dB,输出摆幅可达到100mV~vdd-100mV,功耗仅为300uW。电路结构简单紧凑,实现了在整个共模电平范围内的高增益,可广泛应用于精密放大领域。     

RapidIO IP核的验证方法研究

串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计的,是未来十几年中嵌入式系统互连的最佳选择之一.在以RapidIO为接口的SOC设计中,对RapidlO IP核的验证是其基础.基于对RapidIO协议的理解,研究了RapidlOIP核功能验证的方法、验证平台的搭建以及验证侧试过程的实施,提出了虚拟平台验证与FPGA原型验证相结合的验证方法.该验证过程搭建了可靠的验证平台,为RapidlO IP核的可靠工作提供了保证.文中的研究工作,从验证思路和方法上对于类似设计的验证具有一定的参考价值.     

基于E语言的IEEE1394协议芯片验证环境搭建

随着当前IC设计规模的空前增长,功能验证变成了设计过程中的主要瓶颈.验证方法已经从简单的采用基于HDL任务的方法发展到了一种完整的验证自动化系统.首先研究E语言以面向对象和面向方面的方式,建立这种验证自动化系统所有结构的原理.然后以IEEE 1394协议IP验证项目为例,提出一种搭建组件化、可重用验证平台的方法.最后介绍如何编写项目所采用的受约束的随机测试向量.实践结果表明,采用此方法可极大提高验证效率,缩短了整个设计的验证周期.