基于伪布尔可满足性的流水线工位优化设计

鉴于保持流水线生产平衡的基本问题,因此在给定流水线工序、工时以及工位的情况下,通过建立相关数学模型,给出有关的约束条件和目标函数,提出了基于伪布尔可满足性的流水线优化工位设计算法,实现了流水线工位的优化安排,使流水线达到平衡生产.     

电流镜及其在多值I2L电路开关级设计中的应用

运用开关信号理论和有界算术运算理论，对电流镜的多种性质进行了讨论，并系统研究了利用电流镜实现电流信号的各种算术运算，其中倍除运算属于初次提出，最后通过N进制半加电路和N值比较电路等两个设计实例介绍了电流镜技术在I^2L电路开关级设计中的应用。     

低功耗CMOS同或门的设计

讨论了现有异或门／同或（XOR／XNOR）门的设计，指出了基于不同逻辑类型设计的门电路的优缺点．考虑到基于CMOS设计的XNOR门相对于其他逻辑门在各方面的优点，重点分析了CMOSXNOR门结构对门电路性能的影响．提出了一个新颖的CMOS同或门电路．经PSPICE仿真模拟表明，新设计在没有增加管子数的前提下，改善了门电路的性能．将新设计应用到全加器的设计中，其功耗和功耗延迟积的改进分别达到了9．9％和11．6％．     

基于限幅电压开关理论的nMOS四值解发器设计

本文应用限幅电压开关理论设计了两种订从型ｎＭＯＳ     

基于集成门电路的三值无稳态触发器研究

通过对二值无稳态触发器设计原理的重新归纳,本文从三值单稳态触发器的设计出发,提出了基于集成门电路的三值无稳态触发器的设计方案, 并用PSPICE程序进行计算机验证. 结果表明所设计的三值无稳态触发器具有正确的逻辑功能. 本文还进一步提出了三值等宽的三值无稳态触发器的设计方案.     

基于树形Mux的逻辑电路优化

为实现用case语句描述的逻辑电路的面积和延迟优化,提出了一种基于树形Mux的逻辑电路优化方法.该方法先将case语句转换为树形Mux,通过合并case语句实现Mux树中Mux门的个数和层级减少,并通过化简地址逻辑实现地址再编码电路的精简,进而实现映射后电路面积与延迟的优化.提出的算法使用C++语言实现,电路面积和延迟优化结果由常用学术开源EDA工具abc,结合国内EDA公司提供的映射库得到.实验结果表明,相比于abc工具,使用该方法得到的面积和延迟优化分别提升了26%和21%.     

基于快速二-十进制转换算法的智能水表专用控制芯片LCD接口设计

针对智能水表控制芯片与LCD驱动芯片之间信号编码不一致并且转换复杂的问题,提出了一种ZY886B型液晶模块的接口电路.为提高转换速率、节省开销,设计的关键部分采用基于快速二-十进制转换算法的电路,该算法与其它二-十进制转换算法相比具有转换速率和面积上的优势.所设计LCD接口采用Verilog HDL描述,在Modelsim 6.0 SE版本上进行仿真和验证,在Design Compiler综合平台上进行优化综合.结果显示接口满足ZY886B的工作时序,最大时钟频率超过250 MHz,动态功耗小于1 mW.     

基于可满足性模理论的CMOL电路单元映射

针对纳米CMOS混合电路(CMOL)单元映射时, 传统的精确算法存在编码变量多、文件存储大导致的求解规模受限问题, 提出了一种基于可满足性模理论(SMT)的CMOL电路单元映射方法, 该方法通过整型编码减小文件存储大小, 通过渐进式求解算法兼顾求解规模和速度. 实验结果表明, 与传统的精确算法相比, 本文提出的方法可大幅减少中间处理文件的大小, 并以较小的求解速度为代价提高了处理大规模电路的能力.     

逻辑函数高阶布尔e偏导数求解算法的实现

针对已有方法在求解布尔e偏导数时只能解决小规模电路的问题,提出了一种基于逻辑函数不相交运算的大函数高阶布尔e偏导数的求解算法.该方法将逻辑函数转化为不相交乘积项的集合,用逻辑函数的不相交运算替代布尔e导数运算中的逻辑“与”运算;并将不包含待求导变量的乘积项拆分出来,不参与布尔e导数运算,以达到降低算法复杂度、提高算法速度的目的.提出的算法用C语言编程实现,并用MCNC测试电路进行了测试.实验结果显示,本算法能快速实现大函数高阶布尔e偏导数的求解,求解效率与参与不相交运算的乘积项数量有关,但对输入变量的数量不敏感.     

一种新的用于探测Pure Reed-Muller逻辑的算法

提出一种新的判断任意给定函数是否可由Pure Reed—Muller（PRM）逻辑来实现的探测算法，这对减少电路面积和降低功耗具有重要意义．该算法与相关文献相比，能在函数判断的同时完成表达式的给定，并适用于5变量以上的函数，且不增加其运算的复杂度．通过理论论证，给出了相应的判断条件和表达式的给定规则；最后通过Benchmark标准电路的测试，验证了本算法的正确性．