基于ARM和uC/OS-Ⅱ的建筑火灾探测报警研究

本文构建了基于ARM和uC/OS-II操作系统的火灾探测单元设计研究,ARM的处理能力提高了系统的实时性,uC/OS-II的移植增强了系统的稳定性与扩展能力。ARM的丰富的片内外设和强大的处理能力及其低廉的价格,成为代替8位与16位处理器的极佳选择。并以一片具体的LPC2214为例,详细说明了这一系统中的关键模块的实现方案,对类似开发具有借鉴意义。     

一种适用于视频监控系统的快速模式选择算法

针对当前模式选择中复杂性较高的问题,分析了视频监控序列图像模式选择情况,总结出了视频监控序列模式选择中存在大量SKIP模式和16×16模式的特点,并根据此特点,提出了一种SKIP模式和16×16模式的预判方法.又针对运动宏块候选模式过多的问题,结合视频监控序列部分模式使用率较低的特点,提出了一种部分模式预排除方法.实验结果表明,对于视频监控序列图像,该快速模式选择算法可以在视频质量几乎没有损失的前提下,编码速度比H.264中的算法平均提高84%,与Yury V的54%相比,更加适合于视频监控序列图像的编码.     

变压器励磁涌流识别新原理的算法

针对变压器差动保护多年来一直存在的区分励磁涌流和内部故障电流的难题,鉴于现有原理区分励磁涌流的不足,提出了利用基波分量衰减来判别变压器是否含有励磁涌流的新方法[5]。利用差分法和傅立叶算法对采样信号进行处理,为变压器差动保护提供了新的思路。     

调频式谐振特高压试验电源最优PWM波形分析与实现

针对新型调频式谐振特高压试验电源(UHV frequencytuned resonant test power supply,UHV-FTRTPS)输出信号频率较宽,不易获得最佳波形这一问题,提出了一种新的特高压试验电源方案。在167～300 Hz高频率段,采用同步正弦脉宽调制(sinusoidal pulse-width modulation,SPWM),把载波比N的数值选择与输出滤波器本身结构相结合,得到合理的最佳N值和滤波器最小视在功率。同时,在30～167 Hz低频率段,采用特定次谐波消除方法在线计算各开关角度,消弱低次谐波,把低次谐波转移到高次谐波,以利于输出滤波器滤除。最后,在输出滤波器电容上串联1个虚拟电阻,在不增加硬件及不改变输出滤波器结构的基础上,从软件控制方法上来增强其阻尼性,使之更好地滤除高次谐波。仿真及试验结果验证了该方案的正确性和有效性,对新型特高压试验电源的工程应用及产品化具有一定的指导和借鉴作用。     

新型近似无死区PWM逆变器开关控制方法及其特性分析

针对逆变器的死区补偿问题,研究了一种无电流传感器近似无死区逆变器开关控制方法.与传统逆变器死区补偿方法相比,该方法只需在逆变器输出电流正负跳变时加入固定的死区脉冲,大幅减少了死区脉冲个数,从而减小死区的影响.为了减小系统成本,采用简单的模拟电路来判别逆变器输出电流正负跳变时刻.深入分析了死区补偿方法的基波和低次谐波特性...     

混合动态无功补偿系统的无功协调控制

为实现配电网大容量低成本动态无功补偿,研究了一种混合动态无功补偿系统(HDVC),主要由较小容量的配电静止同步补偿器( DSTATCOM)和较大容量的静止无功补偿器(SVC)组成.这里阐述了HDVC的结构及工作原理,同时分析了HDVC系统中SVC与DSTATCOM的相互影响,并在此基础上提出了基于比例增益的SVC与DS...     

建筑节能技术(11)智能建筑中的电气节能措施

0引言传统建筑电气设计与智能建筑电气设计相比,传统建筑电气设计存在不利于节能、管理效率低、建筑安全系数较低、使用不方便等不足之处。随着现代科技的进步,经济的飞速发展,人们对办公环境、生活环境的要求也随之提高,此时智能建筑电气设计应运而生。它拥有分布型智能,具有学习能力,电气系统功能重塑性强,一般采用模块化设计,具有很好的扩展性,把多种传统建筑电气设备的控制集成于一体。此技术采     

建筑节能技术(10)建筑照明节能途径

0引言目前,我国照明耗电量已占总用电量的10%左右,例如2004年我国总发电量为21860.0亿kWh,年照明耗电量为     

低电压低功耗恒跨导CMOS推挽运算放大器的设计与研究

本文设计和研究了一种新型的低电压低功耗且有恒定跨导的CMOS运算放大器，输入级采用电流镜技术的差分输入级结构，输出为推挽结构，其输入输出摆幅均为Rail-to-rail，工作电压为2．0V低电源电压，整个电路采用标准的中芯国际0．35μm CMOS工艺参数进行设计。     

一种新型的四阶低抖动带双控制环路CMOS锁相环

设计了一种四阶低抖动带双控制环路压控振荡器的锁相环（PLL）。该锁相环在恒定的反馈参数下,压控振荡器压频增益几近恒定。锁相环的所有部件都设计在同一芯片上,电路设计基于0．35μmCMOS工艺。HSPICE仿真结果显示,所设计的锁相环路具有很好的抗噪声性能,工作在800MHz频率范围内,整个相位抖动小于4ps rms。