全文获取类型
收费全文 | 3560篇 |
免费 | 383篇 |
国内免费 | 187篇 |
学科分类
工业技术 | 4130篇 |
出版年
2024年 | 33篇 |
2023年 | 78篇 |
2022年 | 121篇 |
2021年 | 144篇 |
2020年 | 105篇 |
2019年 | 89篇 |
2018年 | 72篇 |
2017年 | 84篇 |
2016年 | 110篇 |
2015年 | 131篇 |
2014年 | 178篇 |
2013年 | 137篇 |
2012年 | 198篇 |
2011年 | 224篇 |
2010年 | 233篇 |
2009年 | 237篇 |
2008年 | 260篇 |
2007年 | 218篇 |
2006年 | 206篇 |
2005年 | 186篇 |
2004年 | 182篇 |
2003年 | 141篇 |
2002年 | 90篇 |
2001年 | 90篇 |
2000年 | 78篇 |
1999年 | 68篇 |
1998年 | 56篇 |
1997年 | 58篇 |
1996年 | 53篇 |
1995年 | 44篇 |
1994年 | 43篇 |
1993年 | 30篇 |
1992年 | 48篇 |
1991年 | 27篇 |
1990年 | 32篇 |
1989年 | 34篇 |
1988年 | 1篇 |
1987年 | 6篇 |
1986年 | 2篇 |
1985年 | 2篇 |
1984年 | 1篇 |
排序方式: 共有4130条查询结果,搜索用时 0 毫秒
51.
以模块化多电平换流器(modular multilevel converter,MMC)为技术路线的柔性直流输电技术在风电接入、电网异步互联等领域迅速发展。MMC的阻抗建模是分析柔性直流输电系统振荡起源的重要依据。文中分析MMC在交、直流侧激励下的谐波传递机制,建立一种适用于交、直流侧阻抗计算的通用方法。对一次系统频域建模关联了MMC所连接的交、直流侧网络阻抗,并考虑包含解耦双同步参考坐标系锁相环及负序内环控制在内的全部控制模块。通过求解线性方程组对MMC阻抗进行计算,并在PSCAD/EMTDC环境中对双端背靠背MMC系统在多种工况下1~5kHz频段内进行扫频,验证该方法的准确性,并详细分析网络阻抗耦合、控制链路延时、功率等级、负序内环和外环控制等因素对MMC阻抗的影响。 相似文献
52.
针对传统电流源逆变器(current source inverter,CSI)超高速电机驱动系统存在的控制对象阶次高、电流调节器设计困难问题,提出基于混合型两级式CSI的改进型控制策略。其基本思想为:前级引入宽禁带(wide band gap,WBG)器件高频调节定子电流幅值;后级采用普通硅器件调节定子电流相位。在此基础上,为实现最大转矩电流比控制,提出单电流传感器锁相环(phase-locked loop,PLL)方案,通过对转子位置信号与相电流锁相实现电流相位自动校正。混合型CSI前后级通过该改进控制策略进行协同控制,从而实现闭环系统降阶。同时考虑到混合型CSI在超高基频运行条件下控制延迟的实际问题,进一步完善电流控制环路模型,并与CSI传统拓扑及其控制策略下的电流环稳定性及动态性能进行深入分析与对比。最后研制一套混合型CSI驱动平台,并以一台(550000r/min)/110W的超高速永磁同步电机(ultra-high-speed permanent magnet synchronous motor,UHSPMSM)为对象进行仿真及实验验证,结果表明混合型驱动拓扑及改进型策略具备... 相似文献
53.
舒畅郭裕顺 《微电子学与计算机》2022,(12):100-106
芯片间数据传输速率的不断提高,导致系统对时钟信号的要求越来越高.延迟锁相环在各种高速通信系统中提供多相位时钟,其相位精度直接影响到数据的误比特率.然而,因鉴相器器件失配引起的相位误差问题在时钟频率提高的同时愈发明显.针对一种基于OTA的延迟锁相环电路鉴相器失配问题,提出了一种环路自校准方案,同时给出校准电路的Verilog-A行为级模型.当鉴相器中两个或门电路之间存在失配误差时,将会在OTA输入端以失调电压的形式引起输出相位偏移;校准电路能够对该失调电压实现检测与计算,并补偿至环路中,使得理想反馈时钟条件下,OTA输入端电压保持相同,压控延迟线延时不再改变,最终能够有效减小因鉴相器失配引起的输出时钟相位误差.基于TSMC 40nm CMOS工艺完成了4相DLL电路的设计,其工作频率范围能够达到10 GHz~12 GHz;联合校准电路模型,通过电路-模型混合仿真结果显示:校准前后,输出时钟相位误差均方值从300fs降低至30fs. 相似文献
54.
吉林一号卫星测控采用USB测控体制,遥控接收采用FFT+DPLL1+DPLL2的架构,FFT主要实现对载波的粗捕,DPLL1在FFT的基础上实现对载波相位的精跟踪,DPLL2实现副载波的跟踪。对遥控副载波跟踪所用到的数字PLL技术进行了研究,首先给出了载波多普勒折算到副载波上的方法,然后对模拟PLL数字化进行了详细的论述,并设计了遥控副载波同步用的PLL2,对其稳定性、快捕带及快捕时间、捕获带和捕获时间、同步速率等进行了分析和仿真。结果表明,该方法具有捕获时间短、跟踪精度高、稳定性好等特点,易于数字化实现,已成功在吉林一号系列卫星中得到应用。 相似文献
55.
56.
57.
58.
针对传统锁相环输出频率范围有限、功耗大的缺陷,通过对压控振荡器震荡机理进行理论分析,设计了一款用于时钟发生器的低功耗、宽调谐范围、低相位噪声锁相环。该锁相环采用了新型可编程、低调谐增益、低功耗的环形振荡器,达到了宽频率输出范围、低相位噪声、低功耗的目的,采用SMIC公司0.18um混合信号工艺,用Cadenced的Hspice仿真工具进行仿真,在1.8V电源电压供电情况下获得了50MHz~1.7GHz的频率锁定范围和1.8mW~2.3mW的较低功耗。单边带相位噪声在10KHz频偏处为-104dBc/Hz.。 相似文献
59.
全数字锁相环(ADPLL)在数字领域中得到广泛的应用;针对目前锁相环功能单一、设计不灵活和设计效率低等缺点,利用硬件描述语言设计了一个高精度全数字锁相环IP核,锁相环IP的中心频率和带宽均可任意编程设置,利用了Quartus II8.0中的嵌入式逻辑分析仪进行了验证;验证结果表明,该IP核运行稳定,锁相精度高,具有一定的实用性和推广价值. 相似文献
60.