同步旋转坐标系下的BLDCM滑模观测器算法设计

为了实现无位置传感器无刷直流电机(BLDCM)矢量控制系统中电机转子位置的准确估计,提出了一种基于同步旋转坐标系的滑模观测器算法。该方法直接在同步旋转坐标系中设计滑模观测器,以获取电机反电动势信息,再通过锁相环技术从估计的反电动势中提取电机转子的速度和位置角度信息。针对滑模观测器的高频抖振问题,采用饱和函数代替滑模观测器的符号函数。最后,通过仿真将所提算法与传统滑模观测器算法对比,并对所提算法进行实验验证。仿真与实验结果表明该算法能够准确跟踪转子的速度和位置,验证了所提算法的正确性与可行性。     

轴承沟道磨床的砂轮自动平衡方法及系统的实现

轴承沟道磨床砂轮的动平衡对保证零件加工精度的至关重要，文章介绍了一种轴承沟道砂轮的自动平衡系统，将虚拟仪器技术，数字信号处理技术与动平衡技术结合起来，以图形化编程软件LabVIEW为平台组建开发了虚拟仪器动平衡测试系统，采用廉价的数据采集芯片制作数据采集卡，通过广泛使用的串口方式进行上下位机通讯，具有价格低廉、易于普及、使用方便快捷等优点，为虚拟仪器技术的普及，达到实用阶段提供了思路和方向。     

一种适用于三相电压不对称情况下的改进i_d—i_q谐波检测算法

由于传统i_d—i_q谐波检测法在电网电压不对称与畸变时锁相环测得相角与电网基波正序电压存在相位差,同时,在传统i_d—i_q谐波检测法中使用的低通滤波器性能会影响算法准确性与实时性,提出了一种改进的i_d—i_q谐波检测算法,即利用对称性较好的基波正序电流代替电网瞬时电压进行锁相,从而消除测得电网相角的相位差,并利用平均值理论实现低通滤波器功能,在降低算法延时的同时提高了算法的实时性和检测精度。Matlab/Simulink仿真结果证实了算法的正确性。     

一款可综合全数字锁相环设计与分析

全数字锁相环ADPLL拥有较高的集成度、灵活的配置性和快速的工艺可移植性,可以解决模拟电路中无源器件面积过大、抗噪声能力不强、锁定速度慢以及工艺的移植性差等瓶颈问题。在纳米工艺下,单级反相器的最小延时已经达到10ps以内,大大改善了全数字锁相环的抖动性能。提出了一款面向高性能微处理器应用的全数字锁相环结构,并对该结构进行了频域建模和噪声分析。该结构完全采用标准单元设计,最高频率可达到2.4GHz,抖动性能达到ps级别。     

单相光伏逆变器关键技术探讨

以 TMS320F28335为核心处理器,对单相光伏逆变器的 A/D 采样、锁相环、滤波器设计3项关键技术进行探讨。文中给出了 A/D 采样硬件电路、快速傅里叶算法、锁相环硬件电路和软件编程思路,以及 LCL 滤波器基本约束条件以及电感磁环对滤波的影响。通过对300 W 单相逆变器参数的设计完成了实验样机,并实现并网。     

一种改进的谐波电流检测方法

针对传统的ip-iq谐波电流检测方法采用锁相环虽然能得到三相电流的基频和初相角,但当电网电压发生畸变时则存在检测精度较低、电路复杂的问题,提出了一种改进的无锁相环的谐波电流检测方法;详细分析了当电网电压发生畸变时,在三相电流对称和不对称的情况下该改进方法的检测原理,并给出了该改进方法应用于单相电路谐波电流检测的实现。实验结果表明,该改进方法能够准确、实时地检测谐波电流,且算法简单。     

光通信系统2．5Gbps双环结构CDR电路设计

本文论述了基于锁相环（PLL）技术的2．5Gbps数字时钟恢复（cDR）电路的实现,采用LC谐振结构实现了优异的抖动性能指标。测试结果表明,本电路可以用作光通信系统STM-16光口侧下行数据的中继和再生。     

用于零延迟缓冲器的PLL设计

本文设计了一款用于零延迟时钟缓冲器的PLL,采用一种结构简单并且实现低失配的电荷泵,详细阐述了对噪声有很强抑制作用的一种差分结构的压控振荡器,采用CSMC 0.5μm N阱CMOS工艺,在3.3V电源电压下,该PLL的工作频率范围为10MHz-140MHz,周对周抖动为45ps@50MHz,功耗为4.8mW,芯片面积为1.2μm×1.7μm.     

电容式微陀螺自适应闭环驱动系统的研究

对微陀螺闭环驱动系统理论进行分析讨论,结合微陀螺结构特性和自适应锁相环特点,设计一种微陀螺自适应闭环驱动系统。利用数学工具Matlab分别建立Simulink传统的自动增益控制器（AGC）方式闭环驱动系统模型和自适应闭环驱动系统模型,对其进行系统性能对比分析。分析结果表明：微陀螺自适应闭环驱动系统建立时间比传统AGC方式闭环驱动系统建立时间缩短69％,系统频率偏差仅为1Hz,频率稳定性是传统闭环驱动系统的38．46％,系统抗噪声能力优于传统闭环驱动系统。因此,采用自适应闭环驱动系统可以提高微陀螺的检测灵敏度。     

基于FPGA的宽带数据采集时钟相位校正方法

为了解决宽带数据采集中由于传输线延时不一致造成的数据误采集的问题,首先从数据传输线电平转换机理入手分析了这一问题的原因所在,在此基础上,给出了估算采集时钟相位失真程度的一种简便测试方法,并分析了基于FPGA实现的两种时钟相位校正方法,即DPLL法和Logic Cell法;最后,利用FPGA集成开发环境QuartusⅡ对这两种相位校正方法的性能进行了仿真和比较,结果表明,这两种方法都具有精确的可控性。