首页 | 官方网站   微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   301篇
  免费   25篇
  国内免费   22篇
工业技术   348篇
  2023年   4篇
  2022年   1篇
  2021年   12篇
  2019年   4篇
  2018年   3篇
  2017年   7篇
  2016年   7篇
  2015年   10篇
  2014年   24篇
  2013年   12篇
  2012年   17篇
  2011年   20篇
  2010年   20篇
  2009年   23篇
  2008年   29篇
  2007年   25篇
  2006年   21篇
  2005年   14篇
  2004年   18篇
  2003年   10篇
  2002年   10篇
  2001年   6篇
  2000年   3篇
  1999年   6篇
  1998年   5篇
  1997年   6篇
  1996年   9篇
  1995年   5篇
  1994年   6篇
  1993年   3篇
  1992年   3篇
  1991年   2篇
  1990年   2篇
  1989年   1篇
排序方式: 共有348条查询结果,搜索用时 15 毫秒
41.
用简单的鉴频鉴相器结构实现了一个快锁定低抖动的锁相环.鉴频鉴相器仅仅由两个异或门组成,它可以同时获得低抖动和快锁定的性能.锁相环中的电压控制振荡器由四级环形振荡器来实现,每级单元电路工作在相同的频率,并提供45°的相移.芯片用0.18μm CMOS工艺来实现.PLL输出的中心频率为5GHz,在偏离中心频率500kHz处,测量的相位噪声为-102.6dBc/Hz.锁相环的捕获范围为280MHz,RMS抖动为2.06ps.电源电压为1.8V时,功耗仅为21.6mW(不包括输出缓冲).  相似文献   
42.
用简单的鉴频鉴相器结构实现了一个快锁定低抖动的锁相环.鉴频鉴相器仅仅由两个异或门组成,它可以同时获得低抖动和快锁定的性能.锁相环中的电压控制振荡器由四级环形振荡器来实现,每级单元电路工作在相同的频率,并提供45°的相移.芯片用0.18μm CMOS工艺来实现.PLL输出的中心频率为5GHz,在偏离中心频率500kHz处,测量的相位噪声为-102.6dBc/Hz.锁相环的捕获范围为280MHz,RMS抖动为2.06ps.电源电压为1.8V时,功耗仅为21.6mW(不包括输出缓冲).  相似文献   
43.
鉴频鉴相器是电荷泵锁相环的一个重要模块,其鉴相范围、鉴相灵敏度、死区、速度等因素影响锁相环的性能.综合考虑以上因素,设计了一种三态鉴频鉴相器.该设计采用Chartered 0.35um CMOS工艺,使用Mentor公司的模拟电路仿真软件Eldo进行仿真.仿真结果表明鉴频鉴相器鉴相灵敏度好,速度快,鉴相死区仅为5ps,最大工作频率可达3GHz.该鉴频鉴相器结构简单,只用了18个管子,有效的节省了芯片面积.  相似文献   
44.
张坤  陈岚   《电子器件》2008,31(3):849-852
在高速时钟和数据恢复电路(CDR)中一般采用高数率比线性鉴相器(LPD)来降低鉴相器(PD)和压控振荡器(VCO)的工作频率.从电路结构的复杂度、芯片面积以及功耗三方面,对三种不同速率比LPD电路进行了分析比较;针对2.5 Gbit/sCDR电路的具体应用,分别设计了半数率比和1/4数率比LPD,均通过了功能仿真;最后比较仿真结果,在2.5 Gbit/s应用下,半数率比结构是合理的选择.电路设计采用TSMC 0.18 μm CMOS混合信号工艺,LPD电路均采用低电压高速电流模逻辑(CML)实现.  相似文献   
45.
胡永智  吴建辉   《电子器件》2008,31(2):525-528
设计了一种基于ECL结构的PFDCP.PFD电路采用传统构架,通过增加延迟单元的方法克服死区问题,延迟单元由ECL的逻辑门构成.PFD可以工作在0.15 MHz到2 MHz的输入频率范围之间.同时设计了一个高精度低失配的电荷泵,可以提供四种不同大小的电流.PFDCP设计和仿真采用JAZZ 0.35 μm的BICMOS SBC35工艺模型,电源电压5 V.电路仿真结果表明PFD的死区小于30 ps,CP的失配电流小于0.4%.  相似文献   
46.
提出了一种锁相环快速锁定的方案,在传统锁相环基础上,额外设置辅助充电模块,此模块可实现在输入参考时钟与反馈时钟频率差距较大时,提供大电流对滤波器中的电容充电,在临近锁定状态时退出快速锁定模式切断充电通路,因此极大地缩短了的锁定时间,并基于电路仿真验证了方案的可行性与稳定性。  相似文献   
47.
本文基于SMIC40nmCMOS工艺,设计了一款输入频率范围25~20MHz,输出频率范围2.4~4GHz的电荷泵锁相环(CPPLL).介绍了电荷泵锁相环的整体电路框架,叙述了各子模块电路的设计、仿真验证与整体电路的设计与仿真验证,重点介绍压控振荡器的设计与仿真优化.版图后仿真结果表明,电荷泵电流失配在直流情况下达到0.3%@0.4-1.3 V;压控振荡器的输出频率范围为0.3~4 GHz、在输出频率1 MHz时相位噪声为-93.4 dB@1MHz、锁定时间为1 μs、绝对抖动为1 ps、典型值时的功耗为30 mW、面积为300×300 μm.  相似文献   
48.
49.
鉴频鉴相器是电荷泵锁相环的关键模块。死区表征鉴频鉴相器对两个输入信号最小相位差的鉴别能力,会使锁相环的杂散特性恶化,是鉴频鉴相器主要的设计考虑之一。基于TSMC 0.18μm RF CMOS工艺,设计了一款具有新型延时单元的无死区鉴频鉴相器。该延时单元基于传输门及反相器设计,利用3位数字控制,实现8种不同的复位延时,可灵活配置,有效消除死区。其具备占用面积小、结构简单、易扩展和易移植等特点。仿真结果表明,设计的鉴频鉴相器具备消除死区的能力,能够应用于锁相环电路。  相似文献   
50.
针对单/三相混合微电网系统孤岛运行时单相电源和负载引起的三相电压不平衡问题,提出了虚拟组合式三相变流器及其功率协调控制。详细阐述了基于虚拟三相瞬时功率的下垂控制和虚拟阻抗控制,实现同相并联单元的功率分配。针对组合式三相变流器相间同步控制难点,提出了新型120°鉴相器和基于锁相环原理的相间同步控制,提高三相电压平衡度。在此基础上,给出了电压补偿控制,进一步改善供电质量。同相及相间功率协调控制无需附加任何同步芯片或通信线,原理简单,控制灵活,可靠性高。最后,仿真和实验结果表明所提控制策略可以实现动稳态工况下同相并联单元间功率按照设定比例分配以及不同相间相位和幅值的同步控制,100%不平衡负载下电压不平衡度为0.1%,供电质量较高。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号