INMARSAT船站中一种典型的调制解调电路分析

本文分析了ＩＮＭＡＲＳＡＴ船站中一种典型的调制解调电路的组成及共工作原理，、该船站的调制采用相位选择的模拟锁相技术，     

一种带RS触发器的预充电鉴相电路设计及分析

结合“十五”国防重点预研课题“高性能RISC处理器核的研究”,文章提出一种带RS触发器的预充电鉴相电路设计,电路结构要对简单,抗干扰能力强,该鉴相器能够在[-2π,2π]范围内实现线性鉴频鉴相功能,在模拟环境下仿真结果表明其鉴相死区≤86ps,完全能够满足数字锁相环设计的要求。     

一种改进的全数字锁相环设计

本文在介绍了经典全数字锁相环(all digital PLL,AD-PLL)的基础上,提出了具有捕获锁定未知输入信号频率功能的ADPLL,使用方便,应用广泛。本文详尽的描述了系统的工作原理和关键部件的设计,通过计算机进行了仿真验证,并在可编程逻辑器件(FPGA)中予以实现。     

低相位噪声微波锁相频率合成振荡器的设计

主要讨论了低相位噪声微波锁相频率合成器的设计 ,并对影响其相位噪声的主要因素如环路滤波器、分频器、鉴相器及压控振荡器 (VCO)分别作了分析和讨论 ;指出了在鉴相器、分频器预先选定的条件下 ,如何设计环路滤波器和压控振荡器而获得最佳的相位噪声性能。     

一种用于高速锁相环的双斜鉴频鉴相器设计

文中提出了一种用于高速锁相环的双斜鉴频鉴相器的结构设计。这种结构是基于两个调谐电路：细调电路和粗调电路。细调电路用来完成精确调制，粗调电路用来加快锁定速度。用MENTOR GRAPHICS-ADMS对电路进行仿真。结果表明所提出的结构比普通型锁相环的锁定时间减少了50％以上。     

速度反馈信号的检测和处理

详细介绍了如何在FPGA中利用VHDL语言实现超前滞后型数字锁相环，以便从位流数据中恢复出位时钟；并指出了其结构参数对于环路性能的影响。     

基于相关原理的电力阻波器高频参数测量

提出了一种利用相关性原理测量高频电力阻波器的频率阻塞特性的方法,详细阐述和分析了利用一对同频正交参考信号对待检信号进行相位检测处理的过程,并总结出了一套实用的阻波器阻抗及电阻分量的计算公式,避免了繁琐的三角函数运算。同时,给出了本测试系统的一种硬件实现,就一种典型的宽带阻波器参数进行了仿真。仿真结果证实了该方法的有效性。以这种方法建立起来的测试系统具有精度较高、速度快、易实现和造价低的优点。     

基于AD734的高频阻波器阻塞特性的测量方法分析

提出了一种依据相关性原理、利用结合模拟乘法器AD734精密测量高频电力阻波器的频率阻塞特性的方法,详细阐述和分析了通过一对同频正交参考信号对待检信号进行相位检测处理的过程,并总结出了一套实用便捷的阻波器阻抗及电阻分量的计算公式(避免了繁琐的三角函数运算)。同时,给出了该测试系统的硬件实现方法,并就一种典型的宽带阻波器参数进行了仿真,其结果证实了该测试的有效性。以上述方法建立起来的测试系统具有抗噪声性能好、测试精密度速度快、易实现和造价低等优点,适用于线路停电情况下的阻波器在线测量。     

Ku波段低相噪频率源的研制

阐述了Ku波段低相噪锁相频率源的研制过程。在低输入参考频率10 MHz的情况下,输出高达11.8 GHz的点频信号,倍频恶化达到61 dB,如何实现从10 Hz~1 MHz频偏范围内各点的相位噪声指标要求是需要攻克的技术难题。具有超低相噪基底的模拟鉴频鉴相器件HMC440的应用为该项目的成功研制奠定了坚实的基础。