一种用于锁相环快速锁定的动态鉴频鉴相器

设计了一种用于电荷泵锁相(CPPLL)快速锁定的动态鉴频鉴相器(PFD).该PFD采用传统结构,利用开关延时动态D触发器预充电,复位时间内输入时钟边沿未发生丢失,有效地消除了盲区.基于TSMC 0.18μm CMOS工艺,用Cadence Spectre对其进行仿真验证.结果显示,采用新型PFD的锁相环,其锁定速度提高40.3%,频率范围达1 MHz～2 GHz.     

二重空间分集等增益合并算法研究

分集接收合并技术是抗信号快衰落的一种有效措施。由于等增益合并具有良好的合并效果,并且实现较简单,因此在实际中获得了广泛的应用。针对二重空间分集,分析了一种新的基于锁相环的合并方法。该合并方法利用一个鉴相器就可以实现2路接收信号的频率同步和相位同步,进而可以进行等增益合并。该合并方式可以在不影响性能的前提下简化系统的复杂度、降低同步时间,便于工程实现。     

单相电力锁相环技术综述

锁相同步技术是保障并网装置正常运行的一个重要因素,本文综述了当前主要的单相锁相环系统及其控制。结合三相锁相环的控制方法,对几种常见的鉴相器改进方案,如虚拟乘法器鉴相、微分法构造虚拟两相鉴相及FIR构造虚拟两相鉴相法,进行了理论分析、MATLAB建模、仿真分析,并基于DSP实验平台进行了实验验证。     

一种基于新型Precharge PFD的CMOS CPPLL设计

文章描述了一种基于新型无"过充"的边沿触发的鉴频鉴相器的CMOS电荷泵锁相环设计与仿真.电路设计基于UMC 2.5V 0.25μm CMOS工艺.Spice仿真结果显示,它可以实现快速锁定和较低的抖动性能.     

L波段自动频率跟踪信标接收机系统设计

本文介绍了卫星通信车载天线系统中L波段自动频率跟踪信标接收机的系统方案设计，着重介绍了其中的自动频率跟踪技术。     

电视发射机伴音锁相环路的改装

我台18频道TDK-1K—I型1KW彩色电视发射机是成都电视设备厂八十年代初的产品，由于受当时器件的限制，伴音锁相环路的鉴相器和分频器全部由分立元件构成，因而容易受环境影响，造成伴音载频不稳，声音沙哑变劣。针对这一情况，我向大家推荐一款采用数字频率合成器芯片，电路结构简     

齿轮传动链误差微机频谱分析

利用计算机技术，从累积误差曲线中观察系统的传动情况，并分析出各环节的误差、振动及噪声的大小，为生产实践和理论研究提供科学的依据。     

一种基于线性增强TDC的ADPLL设计

锁相环作为片内高速时钟的提供者,在现代电路中至关重要。提出了一种全数字锁相环的设计方案,输出频率为250 MHz,锁定时间为2 μs,峰峰抖动为76 ps,与传统锁相环相比,具有面积小、功耗低、可移植性好、抗干扰能力强等优点。时间数字转换器(TDC)是全数字锁相环的重要组成部分,采用线性增强算法后,与现有TDC相比,具有动态范围大、分辨率高等特点,且大大减小了积分非线性。     

用于锁相环快速锁定的鉴频鉴相器设计

针对鉴频鉴相器(PFD)的盲区现象对锁相环路的锁定速度的影响,设计了一种PFD结构,可以实现锁相环路的快速锁定。该结构在传统PFD的基础上,利用内部信号的逻辑关系进行逻辑控制,其输出特性呈现非线性;在输入相位差大于π时,抑制了复位脉冲的产生,避免了输入时钟边沿的丢失,有效消除了盲区,加快了锁相环的锁定速度。设计采用SMIC 0.18μm标准CMOS工艺,采用全定制设计方法对该PFD结构进行了设计、仿真分析和验证。结果表明,采用该PFD结构的锁相环,在400 MHz工作频率下锁定时间为2.95μs,锁定速度提高了34.27%。     

改进型鉴频鉴相器及电荷泵电路的设计*

本文设计了基于电荷泵架构锁相环电路的两个关键模块—鉴频鉴相器和改进型电流引导电荷泵。基于对扩展鉴相范围和消除死区方法的研究,鉴频鉴相器的性能得以优化。同时,为了保证电荷泵在一个宽输出电压范围内获得良好的电流匹配和较小的电流变化,许多额外的子电路被应用在电路设计中来改进电荷泵的架构。电路采用了标准90 nm CMOS 工艺设计实现并进行测试。鉴频鉴相器鉴相范围的测试结果为-354～354度,改进型电荷泵在0.2～1.1 V的输出电压范围内的电流失配比小于1.1%,泵电流变化小于4%。电路在1.2 V供电电压下的动态功耗为1.3mW。