全文获取类型
收费全文 | 303篇 |
免费 | 25篇 |
国内免费 | 22篇 |
学科分类
工业技术 | 350篇 |
出版年
2023年 | 4篇 |
2022年 | 1篇 |
2021年 | 12篇 |
2020年 | 2篇 |
2019年 | 4篇 |
2018年 | 3篇 |
2017年 | 7篇 |
2016年 | 7篇 |
2015年 | 10篇 |
2014年 | 24篇 |
2013年 | 12篇 |
2012年 | 17篇 |
2011年 | 20篇 |
2010年 | 20篇 |
2009年 | 23篇 |
2008年 | 29篇 |
2007年 | 25篇 |
2006年 | 21篇 |
2005年 | 14篇 |
2004年 | 18篇 |
2003年 | 10篇 |
2002年 | 10篇 |
2001年 | 6篇 |
2000年 | 3篇 |
1999年 | 6篇 |
1998年 | 5篇 |
1997年 | 6篇 |
1996年 | 9篇 |
1995年 | 5篇 |
1994年 | 6篇 |
1993年 | 3篇 |
1992年 | 3篇 |
1991年 | 2篇 |
1990年 | 2篇 |
1989年 | 1篇 |
排序方式: 共有350条查询结果,搜索用时 15 毫秒
101.
《Planning》2014,(7)
在短波发射机中使用鉴相器可以达到自动调谐的目的,本文主要介绍了鉴相器的工作原理及电路形式,并重点分析了鉴相器在短波发射机调谐控制中的应用,并结合实例对调谐系统工作中常出现的故障进行分析处理。 相似文献
102.
一种改进的全数字锁相环设计 总被引:4,自引:0,他引:4
本文在介绍了经典全数字锁相环(all digital PLL,ADPLL)的基础上,提出了具有捕获锁定未知输入信号频率功能的ADPLL,使用方便,应用广泛.本文详尽的描述了系统的工作原理和关键部件的设计,通过计算机进行了仿真验证,并在可编程逻辑器件(FPGA)中予以实现. 相似文献
103.
104.
杜荣茂 《单片机与嵌入式系统应用》2004,(4):76-77
“单键飞梭”作为一种用户输入方法,其输入方式灵活可靠,特别适合应用在嵌入式仪器设备和手持式设备上。本文利用CPLD鉴相控制模拟开关,模拟手动按键得到统一的PS/2码,从而简化软件设计,提高了用户输入效率。1光电Trimknob的工作原理光电Trimknob又称为光电编码器(opticalencod 相似文献
105.
本文介绍了一种用于32位超标量RISC微处理器(SM603e)内部时钟产生器的锁相环电路。该锁相环的锁定时间低于15us,功耗小于10mW。文中主要讨论了鉴频鉴相器、电荷泵、滤波器以及压控振荡器的电路实现方案并且给出了部分仿真波形。锁相环支持内外时钟频率比是:1、1.5、2、2.5、3、3.5、4,而且支持多种静态功耗管理下的掉电功能。 相似文献
106.
文章针对采用采样-保持鉴相器的锁相调速系统,根据这类鉴相器直接输出直流电压的特性,建立了电动机转速与相关间的非线性关系。在时域空间,采用近似的方法,首次推导出这类锁相系统的频率捕捉范围,并对系统的快捕过程进行了分析。 相似文献
107.
利用FPGA延时链实现鉴相器时钟数据恢复 总被引:1,自引:0,他引:1
为利用简单的线缆收发器,实现中等数据率的串行数据传输,提出了一种基于电荷泵式PLL的时钟数据恢复的方法.鉴相器由FPGA实现,用固定延时单元构成一条等间隔的延时链,将输入信号经过每级延时单元后的多个输出用本地的VCO时钟锁存,输入信号的沿变在延时链上所处位置的不同反应了输入信号与VCO时钟的相差.根据相差通过对电荷泵的充放电,改变VCO的控制电压,调整VCO时钟的频率及相位,使其与输入信号锁定.环路滤波器采用无源阻容滤波器,其参数由延时链以及VCO的参数计算得到.经过实验测试,在进行64 Mbps的串行数据传输时,成功恢复出时钟数据,抖动为200 ps以下. 相似文献
108.
110.
MC3362电路介绍 MC3362是美国MOTOROLA公司生产的中规模集成电路,用于低功率窄带调频接收机中。它是一个从天线输入到声音前置放大器输出的完整电路,是由振荡器、混频器、正交鉴相器、表驱动/载波检测电路组成的双调频变换电路。它还具有缓冲第一级和第二级本机振荡器输出的以及用于FSK检测的比较电路。输入信号强度由表驱动电路检测,它检测限幅放大器的限幅量。载波检测输出的状态由表驱动管脚的电压决定,激活时为低电平。低电压双变换设计使其在窄带话音和数据链应用中具有低功耗、高灵敏度和好的镜像抑制能力,见图1所示。 相似文献