基于FPGA的NoC验证平台的构建

针对基于软件仿真片上网络NoC(Network on Chip)效率低的问题,提出基于FPGA的NoC验证平台构建方案.该平台集成可重用的流量产生器TG(Traffic Generation),流量接收器TR(Traffic Receiver)以及NoC软件,用于对NoC原型系统进行功能验证和性能评估.实际设计一个多核NoC,并用该平台对其进行FPGA验证,结果表明该平台的验证速度比软件仿真提高16 000倍以上,并能对多种不同结构、路由算法、流控策略的NoC进行功能验证和性能评估.     

基于片上网络多处理器QoS研究与设计

在研究片上网络服务质量的基础上,提出面向多处理器的64核片上网络结构。IP单元产生不同类型的数据包,网络提供优先级别服务,以保证高优先级数据包的低延时需要。性能统计结果表明,该模型对多处理器之间不同类型的数据包通信均满足服务质量要求。     

改进的三维剪裁算法及其硬件设计

针对图形处理器中经典的三维裁剪算法中的冗余操作以及双线性插值的一次多余计算,提出一种改进的裁剪算法,即利用多边形的几何关系使用多边形的顶点坐标和其内部一点的坐标,计算坐标之间的比例系数,进而用系数进行属性插值。仿真结果表明,改进的裁剪算法可以实现减少计算量,并提高硬件电路的效率。     

热处理对针阀体用4Cr5MoSiV1钢组织及性能的影响

对4Cr5MoSiV1钢分别进行了淬火+低温回火和淬火+中温回火热处理,分析了两种典型热处理工艺对针阀体用4Cr5MoSiV1钢的显微组织、维氏硬度和力学性能的影响。结果表明,随着回火温度的升高,针阀体材料组织由回火马氏体转变为回火托氏体,维氏硬度由639.4 HV0.1降低至584.4 HV0.1,而抗拉强度、屈服强度和伸长率则分别提高了12.7%、12.8%和26.6%。     

SDH芯片功能验证平台的设计与实现

集成电路芯片的规模不断增大，功能越来越复杂，设计验证工作量也越来越大，成为整个设计周期的“瓶颈”。文章针对同步数字体量（SDH）宽带交换芯片设计中的功能验证，设计了初步的SDH验证平台，提出了具有一定通用性的SDH芯片的功能验证方案和实现方法，包括分层的描述和验证方法，一系列标准测试数据和自动观测模拟结果的若干加速C程序。该平台已用于40Gbit／s交换芯片的功能验证，加速了验证过程，取得了满意的效果。     

基于PSL断言的宽带电路交换芯片验证

利用基于PSL断言的验证方法验证了宽带电路交换芯片XYDXC160的设计。该芯片单片支持64路2.488Gb/s STM-16帧结构的SDH码流的输入/输出，实现1 024×1 024 STM-1流的无阻塞电路交换。断言技术的引入，降低了验证工作的复杂度，提高了验证的速度和效率，确保了验证工作的质量。     

一种可重构控制器的设计和实现

基于算数增强的有限状态机(AFSM)模型,给出一种可重构(reconfigurable)控制器结构,用于实现各种网络设备接口控制器和存储器接口控制器。该结构具有动态可重构的能力,FPGA仿真结果表明,与传统基于RTL描述的AISC设计方案相比,所提出的可重构控制器结构可以达到相似的性能,但是设计和实现更加简单高效。     

硬件设计的形式验证与时态逻辑

本文扼要介绍硬件验证技术的发展近况,着重介绍利用HOL系统验证硬件的方法以及如何用HOL系统实现时态逻辑,并给出一个采用已机械化的时态逻辑验证锁存器的实例。     

Si对(Ti5Si3+TiBw)/TC11组织与性能影响

采用粉末冶金法制备原位自生网状(Ti5Si3+TiBw)/TC11复合材料,对其金相组织、微观形貌、力学性能与断口进行研究分析.结果表明:TiBw、部分Ti5Si3分布于基体颗粒周围,呈准连续网状分布;其余Ti5Si3分布于基体周围、β-Ti内、α-Ti与β-Ti相界处.随着Si元素的增加,原位生成Ti5Si3增多,α...     

论ASIC与FPGA之争

论述现场可编程门阵列(FPGA)产品的发展情况和对于专用集成电路(ASIC)的影响。介绍了目前国际上对FPGA和ASIC的竞争问题的讨论，同时对ASIC和FPGA进行了简单的比较，并对FPGA的新的应用领域作了介绍。最后提出发展我国FPGA产业的建议。