基于NiosII的JPEG2000编解码系统设计与实现

给出了一个基于JPEG2000算法的红外图像压缩解压缩系统的设计方案。该系统使用专用的硬件压缩芯片ADV202以及ADV7179、ADV7189和FPGA内嵌的NiosII软核处理器,解决了直接采用FPGA+DSP设计复杂、开发周期长的缺点。NiosII软核处理器通过IIC总线对ADV202、ADV7189的控制实现图像数据的A/D转换和图像压缩,对ADV202、ADV7179的控制实现图像的解压缩和D/A转换。与此同时采用抽场补场的方式实现图像压缩和传输速率的要求,并且通过改变抽场参数可以实现传输速率的改变。实验表明文中的设计方案达到了系统要求的各项技术指标。     

活性膜包装鲜切火龙果品质变化

为预防火龙果氧化褐变与失水腐烂,通过壳聚糖-明胶活性包装膜对鲜切火龙果进行处理以延长鲜切火龙果的货架期。结果表明,壳聚糖-明胶活性膜能够将鲜切火龙果的贮藏期延长到12 d;壳聚糖-明胶活性膜不仅能有效提升鲜切火龙果的感官品质,保持火龙果良好的色度,同时有效延缓贮藏期内鲜切火龙果果实硬度、可溶性固形物、可滴定酸、维生素C、总酚含量的下降。壳聚糖-明胶活性膜能够在贮藏期内维持鲜切火龙果较高的POD、SOD、CAT酶活力,减少生理代谢产物合成,有效延缓鲜切火龙果的腐败变质。     

在DOS环境下实现任务实时处理的一种方法——TSR技术的应用

在重点分析了DOS系统内部结构的基础上,采用性能价格比较高的PC机,在DOS环境下进行开发,用TSR(Terminat and Study Resident)——常驻内存技术,将DOS系统的功能进行扩展,使其具有实时多任务处理的功能。     

老旧小区的适老化改造初探——以湖北襄阳某小区为例

在人口老龄化的背景下,居家养老成为主流,但老旧小区的各项设施不满足中老年人的使用需求.本文从中老年人的生理、心理变化入手,考虑老人的视觉、听觉、运动等方面特点,对老旧小区的室外环境和室内环境进行适老化改造研究.选取湖北省襄阳市某小区为例,调研室外场地和室内居室现状,并提出相应的改造措施和普适性的建议,希望能对当下老旧小...     

热电池CoS_2正极材料处理方法与性能研究

首先对CoS_2正极材料的物相组成、微观形貌及热稳定性等性能进行表征;对采用不同的处理方法、不同的配方制取的热电池正极材料进行实验分析和电性能测试,同时对其"削峰"作用效果进行了分析,并提出了较佳的处理方法,从而对热电池用CoS_2正极材料的应用起到一定的参考作用。     

基于复调制滤波与ESPRIT的异步电动机转子断条故障检测新方法

转子断条故障难以检测的原因在于工频分量与边频分量在频率上相隔较近且边频信号微弱,这一影响在低转差率时尤为严重。这种情况下,具有高频率分辨率的旋转不变信号参数估计技术(estimation of signal parameters via rotational invariance technique,ESPRIT)的估计效果也失去意义。因此,引入复调制技术,将工频分量搬移至0 Hz并予以滤除。同时,引入hilbert变换构成解析信号,利用其单边频谱性解决负频率分量问题。进而,提出了基于复调制滤波与ESPRIT的异步电动机转子断条故障检测新方法。仿真与实验验证了此方法的有效性。     

多种气体检测仪的检定及校准

多种气体检测仪属于安全检测设备,为保证使用人员的安全,使用前必须对其进行检定或校准,目前市场上多种气体检测仪种类繁多,检定校准方法各不相同,因此校准前必须仔细阅读说明书和检定规程,采取正确的方法对仪器进行校准。     

浅谈居住区景观规划设计——以濮阳清华都市文苑社区景观规划设计为例

该文对现代居住区景观规划设计中存在的主要问题进行了分析和探讨,通过对濮阳清华都市文苑社区调查资料的系统整理和归纳总结,结合现在居住区景观规划中存在的问题,分别从景观文化、景观品质以及景观技术三个万面进行分析当地小区规划的先进方法,提出既符合人们的生活的居住区景观规划设计方法,有力的证明了当前以及未来居住区景观规划设计的...     

鄂尔多斯盆地陕北地区低阻油层成因及现场识别

在鄂尔多斯盆地,低渗透、低阻、低饱和度的"三低"油藏相伴生,低阻油气层在盆地不同地区、不同层系均有分布尤其是中生界中浅层低阻油层、油水层分布普遍,给测井流体识别带来很大困难。     

基于高层次综合的AES算法研究与设计

由于对广泛使用的AES算法的性能要求越来越高,基于软件的密码算法已经越来越难以满足高吞吐量密码破解的需求,因此越来越多的算法利用现场可编程逻辑门阵列（FPGA）平台进行加速。针对AES算法在FPGA硬件上存在的开发复杂度高且开发周期长等问题,采用高层次综合（HLS）设计方法,使用高级程序语言描述并设计AES硬件加速算法。首先利用循环展开等提高运算并行度;其次使用资源平衡技术进行优化,充分利用片上存储和电路资源;最后添加全流水结构,提高整体设计的时钟频率和吞吐量,同时也详细对比分析基准设计、利用结构展开、资源均衡以及流水线优化方法的设计。经过实验表明,在Xilinx xc7z020clg484 FPGA芯片上,最终AES算法的时钟频率最高达到127.06 MHz,而吞吐量达到了16.26 Gb/s,较之基准的AES设计,性能提升了三个数量级。