片上网络节点编码的设计和在路由方面的应用

网络拓扑选择和路由算法设计是片上网络设计的关键问题.在比较现有的三种网络拓扑结构的基础上,提出了一种隐含着相邻节点以及节点之间链路关系并适合二维Torus拓扑结构的节点编码方法.该编码和Torus结构的结合能拓扑结果够简化路由算法的设计和实现,改善了网络路由性能.实验结果表明,提出的编码方法与二维Torus拓扑结构的结合有效地提高了片上网络通信性能.     

基于context模型的contourlet域图像去噪

在分析contourlet域系数分布特征的基础上提出了一种基于context模型的contourlet域图像去噪算法。算法的关键点在于:基于contourlet变换系数的分布特性,确定合适的去噪门限;利用context模型建立图像contourlet变换后的系数分类模型并根据分类使用不同的门限去噪。实验表明,本方法能较好地去除图像噪声,在提高去噪图像PSNR值和改善主观视觉效果方面都表现出了良好的性能。     

一种实现语义解释器的方法

概念图是表示自然语言语义的逻辑系统，本文重点讨论如何概念图表示自然语言中词汇的语义和用要领图实现语义解释器。     

应力下LDD nMOSFET栅控产生电流退化特性研究

研究了LDD nMOSFET栅控产生电流在电子和空穴交替应力下的退化特性。电子应力后栅控产生电流减小,相继的空穴注人中和之前的陷落电子而使得产生电流曲线基本恢复到初始状态。进一步发现产生电流峰值在空穴应力对电子应力引发的退化的恢复程度与阈值电压和最大饱和漏电流不同。电子应力中陷落电子位于栅漏交叠区附近的沟道侧I区和LDD侧的II区中氧化层中。GIDL应力中,空穴注入进II区中和了陷落电子,使得产生电流的退化基本得到恢复,但这些空穴并未有效中和I区中的陷落电子,因此阈值电压和最大饱和漏电流退化恢复的程度较小,分别为20%和7%。     

一种低延时片上网络路由器的设计与实现

通过分析流水线结构和单周期结构的片上网络路由器,提出了一种低延时片上网络路由器的设计,并在SMIC0.13um Mixed-signal/RF 1.2V/3.3V工艺进行流片验证。芯片测试结果表明,该路由器可以在300 MHz时钟频率下工作,并且在相同负载下,与其他结构的路由器相比较,其能够在较低延时下完成数据包传送功能。     

图形加速器中几何变换的设计与实现*

几何变换（包含旋转,平移,缩放）单元是图形加速器中唯一表现图形动画的基本单元,其性能对于整个图形加速器起着至关重要的作用。本文针对图形加速器中几何变换的特性,提出其软件设计模型,并采用并行流水线的结构,用硬件设计与实现了图形加速器中的几何变换单元,提高了图形加速器的运行速度。最后将电路下载到FPGA开发板进行了验证。实验结果表明,本文设计的几何变换电路可以实现其功能,且其并行设计在大规模数据处理过程中更能体现出其良好的性能。     

针对级联型ⅡR滤波器群延时的均衡优化技术

为了减小由非恒定群延时所引起的滤波器的输出信号失真,本文提出一种适用于级联型无限长脉冲响应数字滤波器的群延时均衡优化方法.通过在级联型ⅡR数字滤波器每一级的输出插入全通均衡器,减小群延时在通带范围内的变化,进而减小滤波器的输出信号失真.对于本文提出的群延时优化方法,当采用1阶和2阶均衡器进行电路优化时,在0~100Hz的通带范围内,分别将群延时的变化量减小了28.19%和49.93%.基于0.18μm CMOS标准单元库进行逻辑综合与版图设计,最终得到整个滤波电路IP核版图的面积为0.1747mm².相比于已有文献方法,本文方法在群延时优化上效果显著,电路实现上功耗和面积较小,非常适合片上系统应用.