基于FPGA的时变带宽数字滤波器的研究和设计

介绍了一种采用切比雪夫逼近算法估计滤波器的系统传输函数、按照频率乘积法基于FPGA实现窄带FIR数字滤波器的方法。通过分析设计指标中对纹波和阻带衰减的要求,确定了以切比雪夫逼近算法作为理论基础,采用MATLAB数学工具实现该算法;采用VHDL硬件描述语言描述了频率乘积法的RTL级实现结构,并通过了硬件电路测试满足了设计的要求。通过本论文论证了切比雪夫逼近法在FIR滤波器基于FPGA设计可行性。     

基于DDS的固定频率正弦信号发生器的改进

介绍了一种对基于DDS的数字本振的改进,分析了传统的数控振荡器的实现方法,指出其中由于频率控制字的量化误差带来的振荡器输出相位误差。分析上述误差出现的原因,指出了传统实现方法不具有普遍性,并给出了一种解决这种误差的方案。给出了仿真结果,通过2种方法的对比,清晰地显示出改进所带来的效果。从而有效地解决了由于频率控制字的所带来的量化误差,简化了DDS的控制,减少了实现DDS所需资源。基于以上的优势,可以显著地缩短DDS的开发时间,简化系统设计。     

直流输电线路悬式绝缘子钢脚加速腐蚀 当量折算关系研究

随着我国直流输电工程的大规模应用,直流输电导致绝缘子金具电腐蚀的情况日益凸显,输电线路的正极性侧主要发生的是钢脚腐蚀,这种腐蚀一方面会使脚径逐渐变细,直接影响绝缘子的机械性能,另一方面当包裹在瓷件内部的钢脚发生腐蚀后,其产物体积发生膨胀,容易导致瓷件胀裂,威胁输电线路安全运行,考虑到输电线路绝缘子抽检周期及钢脚腐蚀速率,挂网运行绝缘子的腐蚀状态不能实时得到监测且研究周期过长,因此有必要采用等原理加速腐蚀试验的方法对其腐蚀状态进行等效模拟,并结合现场取样绝缘子的解剖试验结果,建立两种运行条件下腐蚀状态的当量折算关系,并对加速腐蚀试验的模拟效果及串型对腐蚀的影响进行了定量分析,研究结果表明,该方法等效效果良好,可以建立现场运行与实验室条件下的当量折算关系,且V型串的腐蚀速率明显较高。     

基于YOLOv3-SPP的遥感图像目标检测压缩模型

近年来,卷积神经网络模型已被广泛应用于遥感图像目标检测任务中,但自然场景图像与遥感图像的目标特性存在差异,针对自然场景设计的模型往往难以在遥感图像任务中取得良好的效果。同时,很多遥感图像处理任务需要在星载、机载等资源有限的平台中进行,难以部署参数量、计算量大的复杂模型。针对以上问题,本文对在自然场景中性能优异的YOLOv3-SPP模型进行适应性改进及参数压缩。首先,对原始的L1范数剪枝算法进行改进,提出基于L1范数和均值差的加权剪枝算法,能够更好地保留重要的通道。其次,对剪枝后的子网集合进行快速评估,选取评估结果最好的子网进行微调。在预训练和微调阶段,本文将SPP模块中的最大池化层替换为softmax加权池化层,着重突出深层网络中权重较大的特征,提高了模型的检测精度。本文在多个公开遥感数据集上进行实验,结果表明改进的YOLOv3-SPP模型在遥感目标检测任务上具有更好的性能,同时本文的剪枝算法可以在相同的参数压缩比例条件下,降低模型的性能损失。     

应用于航空运输领域的新型货物查询系统

应用于航空运输领域的新型货物查询系统航天总公司７１０所孟燕赵进陈禾一、问题的提出当今世界航空货物运输的管理水平和服务质量已提高到了一个新的水平，国外大部分航空公司都已实现了货运业务处理计算机化。而我国长期以来还主要依靠手工操作，工作效率低，查询速度慢...     

小面积低功耗掩膜ROMASIC设计

本文介绍了一种利用0.6μm单硅双铝双阱CMOS工艺实现的4Kbit掩膜ROM专用集成电路设计(ASIC).ROM单元应用串行结构,整个芯片的面积为0.082mm².在5伏电源下,功率延迟积为0.036PJ/bit,最大工作电流为1.2mA,最大静态漏电流为0.1μA.采用一种新颖的灵敏放大器有效地提高了ROM的访问速度,ROM的访问时间为36ns.     

配电网络断线谐振及抑制方法

通过模拟试验，从典型的断线回路中揭示出断线谐振的许多性质及其产生规律，提出了瞬间吸能配以附加相间电容的消谐方法，研制的消谐装置能够满足现场的实际需要。     

并联电抗器中性点小电抗的选择

分析并列出了四射线补偿方法下并联电抗器在不同的补偿度下小电抗的大小、所应耐受的最大工频电压和暂时功率的计算公式 ,并给出了相应的曲线。指出应该避开电抗器的全补偿运行方式。超高压线路中的可控电抗器应具有高速响应能力 ,文中叙述了它的三角形接线的优点 ,以及星形接线时的调节方式     

ASIC Design of High-Speed Low-Power HDLC Controller

Combined with the engineering requirement, a high-speed low-power ASIC design of HDLC controllerbased on RS-485 bus is given in this paper.On principle of Top-Down design, this ASIC design usesmulti-techniques to reduce its die area and dynamic power,and overcomes some problems appeared frequently inapplication systems of the RS-485 circuits formed by the Standard Interface Chips. This design also improves thesystem reliability and reduces the system area.     

DSP与PC机之间异步串行接口设计

阐述了DSP通过RS-232-C与PC机的异步串行通信原理,并给出了实现异步串行通信的硬件接口电路设计实例和软件编程.该方案简单易行,具有一定的通用性.