全文获取类型
收费全文 | 280篇 |
免费 | 38篇 |
国内免费 | 11篇 |
学科分类
工业技术 | 329篇 |
出版年
2024年 | 1篇 |
2023年 | 1篇 |
2022年 | 1篇 |
2020年 | 6篇 |
2019年 | 2篇 |
2018年 | 4篇 |
2017年 | 1篇 |
2016年 | 2篇 |
2015年 | 1篇 |
2014年 | 10篇 |
2013年 | 8篇 |
2012年 | 24篇 |
2011年 | 22篇 |
2010年 | 26篇 |
2009年 | 21篇 |
2008年 | 27篇 |
2007年 | 26篇 |
2006年 | 31篇 |
2005年 | 21篇 |
2004年 | 20篇 |
2003年 | 19篇 |
2002年 | 5篇 |
2001年 | 4篇 |
2000年 | 9篇 |
1999年 | 12篇 |
1998年 | 8篇 |
1997年 | 6篇 |
1996年 | 1篇 |
1995年 | 2篇 |
1994年 | 1篇 |
1993年 | 2篇 |
1992年 | 1篇 |
1990年 | 2篇 |
1989年 | 1篇 |
1983年 | 1篇 |
排序方式: 共有329条查询结果,搜索用时 31 毫秒
61.
变长编码是视频编码中的关键技术之一,计算量大。提出一种应用于H.264/AVC的高速有效的CAVLC编码器结构。采用基于预处理的查找方法,改进了查找表结构;利用算术计算替代查找表,且通过展开和共享技术对算术表达式进行优化;其他方面也做了面积上的优化。实验结果表明,在133MHz的频率约束下,采用SMIC 018μm CMOS工艺进行逻辑综合,所需的逻辑门数为8723,能满足高清视频1920×1088-30帧/s实时编码吞吐量的要求,具有实际应用价值。 相似文献
62.
为了达到实时视频编码的低功耗、低带宽、省资源3个要求,文中基于改进的归一化部分失真搜索算法,提出一种新颖的运动估计硬件结构.新结构同时支持归一化部分失真搜索和自适应搜索区域调整.前者可降低运动估计的计算复杂度,从而实现低功耗省资源两个要求,后者能避免不必要的外存访问,从而降低数据带宽.在UMC 90 nm CMOS工艺下实现结果表明,相比于传统结构的最好结果,文中结构以6.2%的吞吐率损失,换取面积效率和功耗效率分别提高425.5%和397.5%. 相似文献
63.
AMBA 2.0总线IP核的设计与实现 总被引:2,自引:2,他引:0
文章采用Top—Down的方法设计了AMBA2.0总线IP核,它包括AHB和APB两个子IP核。所有AMBA结构模块均实现了RTL级建模,对其中较复杂的仲裁器和AHB/APB桥模块给出了详细的描述。该IP完成了FPGA的验证,最高频率为53.6MHz。在ASIC0.18μm标准单元库下对该IP进行综合与优化,最高频率可以达到150MHz。 相似文献
64.
基于独立分量统计的音频隐写分析 总被引:1,自引:0,他引:1
论文利用独立分量分析原理,分别提取隐写前后音频载体的独立分量,进行形态学变换后,以其相邻两列汉明距离的奇数阶中心矩作为特征向量,用支持向量机分类,隐写分析全局检测率可超过93%。 相似文献
65.
66.
时钟策略是影响EPC Gen2 RFID标签性能的重要因素.为了降低标签的功耗,系统时钟频率在满足协议要求的前提下应尽可能地低.但是,过低的系统时钟可能不满足协议一致性的要求.分析了不同时钟策略对标签数字电路的影响;提出了一种误差位移的方法来降低回发链路频率误差;设计了一种1.28 MHz和2.56 MHz频率的双时钟策略.与1.92 MHZ的单时钟策略相比,双时钟策略可以节约5.66%到9.44%的功耗(CMOS 0.18μm工艺),并提供更大的解码裕量和回发链路频率裕量. 相似文献
67.
对晶体硅太阳能电池片生产用扩散炉反应管压力平衡系统的要求及原理进行了阐述,由于反应管内气流变化对扩散效果影响很大,本系统根据实际使用经验,对工艺管内压力进行检测,在外围尾气排放不稳定的条件下,对反应管内气体排放进行调节,从而控制管内压力,使管内流速均匀,达到好的扩散效果。 相似文献
68.
一种3级流水线Wallace树压缩器的硬件设计 总被引:3,自引:0,他引:3
本文提出了一种针对32位浮点乘法运算的三级流水线wallace树压缩器。首先设计出4-2和3-2压缩器,然后由其构成wallace树结构的压缩器,在部分积整个压缩过程中,采用三级流水线,大大提高了浮点运算中尾数处理的速度。该压缩器采用了模块化设计,并用VHDL进行了描述,使用了modelsimXEIl5.6a仿真软件进行了波形仿真,并用synplify/synplify pro综合工具比较了由两种不同4-2压缩单元所构成的wallace树压缩器的综合结果,选出最佳的一种。此压缩器已作为一个压缩模块,用在32位浮点乘法器的软核设计中,得到了很好的结果。 相似文献
69.
70.
文章提出了一种基于FPGA的kalman滤波器的硬件实现结构。由于设计应用了高性能的算数处理单元和流水线结构,获得高效的结果,每次的处理周期大约是57.98ns,比其软件实现快了3到4个数量级。同时有利用了资源共享技术,使其面积比没有使用资源共享的情况下减少了45%左右。 相似文献