An effective timing characterization method for an accuracy-proved VLSI standard cell library

This paper presents a method of tailoring the characterization and modeling timing of a VLSI standard cell library. The paper also presents a method to validate the reasonability of the value through accuracy analysis. In the process of designing a standard cell library, this method is applied to characterize the cell library. In addition, the error calculations of some simple circuit path delays are compared between using the characterization file and an Hspice simulation. The comparison results demonstrate the accuracy of the generated timing library file.     

高速低功耗电流型灵敏放大器的设计

提出了一款适合在低电压、大容量SRAM中应用的高速低功耗电流型灵敏放大器。该电路在交叉耦合反相器之间添加了一对隔离管,有效消除了大量位线寄生电容所带来的负面影响,从而极大提高了灵敏放大器的速度。同时,通过对时序控制电路的优化,有效降低了放大器的功耗。采用SMIC0．13μm数字工艺在HSpice下进行仿真,结果表明：在室温,1．2V工作电压下,灵敏放大器的放大延迟仅为0．344ns,功耗为102μw。相比文献中提出的电流型灵敏放大器,速度分别提高了9．47％和31．2％,功耗则降低了64．8％与63％。     

流水线ADC的一种数字校准算法与实现结构

校准是实现高精度高速度流水线A/D转换器的关键技术之一.对流水线A/D转换器进行了分析;对一种通过注入比较器阈值电平作为测试信号,以转换曲线跳变点高度的变化来得到新权重的数字校准算法进行研究;提出了一种数字校准算法实现方案.仿真结果表明:这种数字校准算法可以满足高速高精度A/D转换器的性能要求.     

一种频率测量芯片的实现

白行设计的用于频率测量的ＡＳＩＣ采用白顶向下的设计方法，用ｖｅｒｉｌｏｇ语言建模，使用ｃａｄｅｎｃｅｖｅｒｉｌｏｇ仿真工具，保证了芯片具有可靠的性能和精度，同时设计周期也大为缩短。     

一种优化的应用于无线通信模拟前端的模数转换器

本文基于无线通信模拟前端的特点,设计一个优化的10bit 80MS/s 的模数转换器。不同于传统的1.5bit每级的流水线结构,本设计实现2.5bit每级的优化结构。片上的低噪声参考电压缓冲器有利于实现SoC集成,宽带宽摆幅采样保持电路有利于在高输入信号频率条件下取得良好的动态性能。在0.18μm 1P6M的工艺平台上实现该设计,芯片核心面积为0.85mm₂. 测试结果表明,该模数转换器获得ENOB=9.4bit,SFDR=72dBc的性能。     

适用于连续数据速率CDR的相位插值器研制

通过对相位插值器电路进行建模分析,得到了相位插值器的线性度与输入信号之间相位差、输入信号上升时间和输出节点时间常数的关系.根据分析得到的结论,提出了一种新型的应用于连续数据速率时钟数据恢复电路的相位插值器,通过在相位插值器之前插入延时可控的缓冲器,使其输入信号的上升时间可以跟踪数据速率的改变,在保证线性度的同时,降低电路的噪声敏感度和功耗.芯片采用Charlerd 0.13 μm低功耗1.5/3.3 V工艺流片验证,面积为0.02 mm2,数据速率3.125 Gb/s时,功耗为8.5 mW.     

一种基于门控时钟的低功耗电路实现方案

研究了门控时钟技术在130 nm工艺、基于高阈值标准单元库下的低功耗物理实现方法。详细阐述了多级门控时钟技术的作用机制和参数的设置方法,给出了基于门控时钟的后端实现流程,着重分析了插入门控时钟对时钟偏移的影响并提出解决方案。在中芯国际130 nm工艺下用synopsys公司的DC,IC Compiler,PT,VCS等工具完成物理实现。在10 M时钟下,总功耗降低22.6%,面积也有所减小。     

深亚微米工艺下单粒子瞬态引起的串扰效应

随着集成电路工艺的发展,供电电压降低,线条变细,使得集成电路受到普通串扰和粒子辐射的影响更严重.由此对130~40nm工艺节点普通串扰和单粒子引起的串扰效应进行了对比分析.单粒子引起的串扰比普通串扰更加严重,而且随着工艺进步,单粒子引起的串扰现象将更加恶化.验证了在不同工艺下增加驱动尺寸和增加连线间距对缓解单粒子串扰噪声的有效性.     

组合电路瞬态故障敏感性量化分析方法

为了快速而有效地预测组合电路瞬态故障(Transient Fault,TF)敏感性,提出了一种基于分析模型的瞬态故障敏感性分析方法.采用一种生成脉冲的预特征化方法保证了脉冲生成的精确性;提出了一种基于块的传播算法处理瞬态脉冲传播过程中的屏蔽和衰减效应.基于以上各方法的优势,实现和验证了瞬态故障敏感性的量化分析工具TFSA(Transient-Faults Susceptibility Analysis).ISCAS基准电路的分析结果显示TFSA取得了与同类文献类似的分析结果,对规模较大的电路分析速度上有明显的提升,在高可靠电路设计过程中TFSA可以对瞬态故障敏感性进行有效预测.     

一种0.18 μm特大规模芯片快速收敛的设计方法

在0．18μm下，时序收敛的关键是互连线延时问题。文章介绍了一种时序快速收敛的RTL到GDSII的设计方法，该方法有效地消除了逻辑综合和物理设计之间的迭代。采用一个450万门超大规模DSP芯片设计验证了该方法。实例设计结果表明，这种新的方法不但有效地解决了互连线时延的问题，而且缩短了芯片的设计周期。