基于智能引擎的综合通信维护系统的设计与应用

本文针对目前通信企业在维护通信业务中面临的问题,研究与实现了一套彻底改变其管理模式、改进服务质量、提高工作效率的综合通信维护管理系统软件。本文主要介绍了该系统的研究目标、开发方法、实现技术、建设内容、应用效果等。     

多指条nMOSFET抗ESD设计技术

利用多指条nMOSFET进行抗ESD设计是提高当前CMOS集成电路抗ESD能力的一个重要手段，本文针对国内某集成电路生产线，利用TLP(Transmission Line Pulse)测试系统，测试分析了其nMOSFET单管在ESD作用下的失效机理，计算了单位面积下单管的抗ESD(Electro Static Discharge)能力，得到了为达到一定抗ESD能力而设计的多指条nMOSFET的面积参数，并给出了要达到4000V抗ESD能力时保护管的最小面积，最后通过ESDS试验进行了分析和验证。     

陕西省咸阳市多年地下水位动态影响因素分析

分析了咸阳市12个雨量站28 a的系列降雨资料和区内宝鸡峡、泾惠渠、羊毛湾三大灌区28 a引灌量资料,利用数理统计和典型井法对全市120眼监测井的水位系列资料进行了相关分析,初步明确了各地貌单元地下水位动态变化规律和成因类型,并提出了地下水开发利用中存在的主要问题和应采取的合理措施。研究结论可为咸阳市地下水资源合理开发和利用提供参考依据。     

快速启发式多约束优化路径算法研究

针对QoS路由算法中多约束算法的不足,提出了一种新的多约束算法:快速启发式多约束优化路径算法(FH_MCOP)。与现有的路由算法相比,它有两个显著的不同:增加了一个λ快速计算机制,可以降低计算复杂度和加快计算速度,缩短算法响应时间;对MCOP算法进行了有效的改进,使计算结果达到优化。计算结果表明,FH_MCOP能针对多约束优化路径问题的特点降低计算量和提高计算速度。     

智能电表自动检定中的快捷拆装设计与实现

笔者所在单位现有数千块电压表和电流表,周期检定中往往需要面对高强度的检定任务.为实现电压表、电流表的快速检定,已设计出一套自动化检定系统,但仍然缺乏硬件操作手段的改进.现针对常用的施耐德DM6200、PM5350智能电表被检设备设计一套严谨的拆装方案,并实现模具的制作,进一步实测验证了该方案对于检定效率的提升.该设计的实现和投入使用,将大大缩短电压表、电流表的拆装时间,降低人员劳动强度,提高检定可靠性.     

SOI器件X射线与60Co γ射线总剂量效应比较

为进行10 keV X射线和60Co γ射线总剂量辐射效应的比较,采用这两种辐射源对SOI (Silicon-on-Insulator) n-MOSFET在不同偏置条件下进行总剂量辐照试验,分析了SOI NMOS器件在两种辐射源下辐照前后的阈值电压的漂移值并进行比较.实验结果表明,SOI NMOS器件的前栅特性中X射线与60Co γ射线辐照感生阈值电压漂移值的比值α随总剂量增加而增大,而背栅特性中α值在不同偏置条件下变化趋势是不同的;在总剂量为1×106 rad(Si)时,前栅器件α值为0.6～0.75,背栅器件α值为0.76～1.0.     

流动温压成形射孔弹药型罩的研究

采用一定比例的粘结剂并尝试利用流动温压成形结合熔渗制备射孔弹药型罩。通过改变钨（W）骨架中Cu粉类型（雾化Cu粉,电解Cu粉,超细Cu粉）、粘结剂添加量和成形温度,考察不同工艺参数对杯状试样的密度分布影响,获得流动温压成形药型罩钨骨架的最佳工艺。结果表明,添加了超细Cu粉和35％（体积分数）粘结剂的混合粉末在55℃时成形的钨骨架孔隙分布最均匀,该骨架在1200℃熔渗30min后,密度分布均匀,整体密度达到15．4g／cm3（相对密度99．0％）。通过该工艺制备的127型射孔弹在大庆检测中心检测,APIRP19B标准混泥土靶穿深达到1433mm。     

系列大孔径深穿透射孔弹研制

目前大孔径射孔弹穿孔深度浅,不能满足一些特殊油气藏的射孔完井需求的现状.通过对射流形成与侵彻过程分析,结合射孔弹的作用目标特点,设计出一种多锥角形药型罩,在爆轰波的作用下,药型罩各分段形成具有不同特征的射流.应用该药型罩结构,研制出了89型、102型、127型大孔径深穿透射孔弹,经地面打靶测试,均超过了设计指标,实现了套管孔径大、穿孔深度深,且射孔枪孔径小的设计目的.大孔径深穿透射孔弹的研制成功,为低孔、低渗、低丰度及破裂压力异常油气藏的完井提供了一种新型射孔器材.     

复合射孔器地面评价方法的探讨

近年来，复合射孔技术取得了突飞猛进的进展，但是至今还没有建立一套行之有效的地面检测方法，影响了该技术的进一步发展。本文提出使用一种新型复合射孔器地面检测容器并对其加以探讨和论证，希望在复合射孔器的地面检测方法和规范化方面起到推动的作用。     

深亚微米CMOS IC抗噪声ESD保护电路的设计

CMOS工艺技术缩小到深亚微米阶段，电路的静电(ESD)保护能力受到了更大的限制。因此，需要采取更加有效并且可靠的静电放电保护设计。文章提出了一种新型的ESD保护电路，以LVTSCR结构为基础，结合栅耦合技术以及抗噪声干扰技术。这种新型电路即使被意外触发也不会引起闩锁效应，提高了ESD保护电路的可靠性，实现了全芯片保护。