用基于3D-BSSG结构的解空间平滑算法解决时序规划问题

可动态配置的FPGA电路的出现产生了时序规划问题.如果把时间看作第三维度,那么该问题可转化为三维布局问题.本文提出了一个全新的三维受限切面网格结构(3D-BSSG),用来表示三维布局的解;并引入解空间平滑机制来搜索最优解.实验结果证明,所设计的基于3D-BSSG的算法在求解时序规划问题上是十分有效的.     

面向区域布线的层次式PB角勾链版图数据结构

无网格区域布线具有存储量小、布通率较高、易实现混合设计规划布线并可解决串扰问题等优点,无网格区域布线算法中,找到路径后对底层图数据库的修改时间在整个算法运行时间中占很大比例,因此,操作简便、快捷的版图数据结构对于网格区域布线算法非常重要,目前无网格区域布线算法中应用最广泛的版图数据结构是矩形勾链,其点查找和模块插入操作的复杂度均匀Ｏ（Ｎ＾１／２）,文中提出一种新型的结合了Ｂｉｎ结构与梯形角勾链结构     

CNB: A critical-network-based timing optimization method for standard cell global routing

A novel method, named critical-network-based (CNB),for timing optimization in global routing is presented in this paper.The essence of this method is different from that of the typical existing ones,named nets-based (NB) and critical-path-based (CPB).The main contribution of this paper is that the CNB delay reduction method is more efficient than the typical existing ones.This new method makes it possible to reduce the delay in an overall survey.Based on CNB,a timing optimization algorithm for global routing is implemented and tested on Microelectronics Center of North Carolina (MCNC) benchmarks in this paper.The experimental results axe compared between this algorithm and the existing ones.The experimental results show that this algorithm is able to control the delay efficiently.     

一种新的与线网顺序无关的随机优化总体布线算法

针对目前总体布线中仍然存在的3个关键问题;布线结果受布线顺序的影响、总体布线图中拥挤区域的不可预见性、线网连接式样受到算法的限制等,该文提出了一种新的不受线网顺序影响的总体布线算法,并实现了相应的总体布线器RINO－Router。该算法采用随机优化方法来保 证先后被拆线重布的线网有相同的通过拥挤区域的机会,并能得到GRG边的拥挤度估计值;采用高效的Steiner树改造算法构造避开拥挤区域的布线树,采用典型电路实例进行了测试,并将布线结果与基于多商品流算法的总体布线器Matula-Router进行了对比。结果表明,RINO－Router能够在短得多的运行时间内求得质量与Matula-Router相近的总体布线解。     

随机行走算法研究及其在电源/地线网络瞬态优化中的应用

实验分析了电源/地线(P/G)网络的随机行走算法,与传统的预优共轭梯度法比较发现,当随机行走求解较少节点时性能较好,但在大规模P/G网络瞬态分析中相对较慢.通过修改随机行走过程进行伴随网络的瞬态分析,提出一种快速计算灵敏度的算法.实验结果表明,该算法计算时间较短,与精确结果误差较小.     

混合模式自动布局系统EMMP的设计与实现

混合模式电路的特征是在大量的标准单元电路中混入一些电路宏模块,这些宏模块的大小和数量在不同的电路中存在着巨大的差异,给现有的布局技术带来了巨大的挑战,使得一些商业的布局软件无能为力。文章介绍了一种混合模式自动布局系统EMMP,该系统采用划分、模块级规划、单元级总体布局和详细布局等技术相结合的方式,在统一的数据环境基础之上,自动完成电路所有单元的布局定位任务。实验数据表明,该系统能够适应不同类型的混合模式电路的布局,并能够在合理的运行时间里获得线长指标优良的布局质量。     

分级的时延驱动布局算法

本文针对门阵列和标准单元设计系统提出一种分级的时延驱动布局算法，以前的时延驱动布局算法除了文献[22]以外都不是分级的，因而运算时间很长，而且最长路径上的信号延迟达不到最优；而文献[22]的算法只能处理时序关系是DAG图（有向无环图）的电路，也就是说，电路中不能包含寄存器元件，本文的算法是适用于一般的电路．与RITUAL／Tiger系统比较，我们用比较短的运算时间得到了较小的信号延迟．     

基于整数规划的优化拥挤度的增量式布局算法

提出了一种降低走线拥挤的标准单元增量式布局算法C-ECOP.首先通过一种新型的布线模型来估计芯片上的走线情况,然后构造一个整数线性规划问题来解决可能出现的相邻拥挤区域冲突问题.实验结果表明该算法能够有效地降低走线拥挤,保证初始布局的质量,并且具有很高的效率.     

宏单元模式分级布图规划方法

本文提出一个新的宏单元模式分级布图规划方法.布图规划分三个阶段进行:芯片物理分级构造、布图规划和布图规划修正.主要特点包括:松弛对布图拓扑结构的约束、模块“自然”结群构造设计物理分级、采用解析方法求解面积规划问题、基于一个新的Steiner树算法求布线规划、包含模块面积估计和布线面积估计.实验结果表明提出的方法可以在满足不同形状和I/O设计目标的同时得到很高的芯片面积利用率.     

一个小型机上的通用电路分析程序——GCAPN

电路分析技术是电路设计工作者有力的助手。在小型机上实现电路分析程序将更有利于它的普及和推广,可为更多的电路设计工作者使用.本文介绍的GCAPN是配置在配有磁盘操作系统 RDOS的 DJS-130机或 NOVA机上的通用电路分析程序,该机具有 64 K字节的内存. GCAPN具有一个直观易学的输入语言,采用“改进节点法”列方程,用稀疏矩阵技术和隐式变步长的积分法来求解方程,在数据结构和软件技术上采用了适于小型机特点的方法.GCAPN中还备有MOS和双极型晶体管的模型.用CCAPN可进行直流、交流和瞬态分析.