对象模型在集成电路掩膜光学临近矫正中的应用

随着超大规模集成电路的发展，其特征尺寸已经接近或小于掩膜光刻工艺中所使用的光波长。由于光的衍射和干涉现象，实际得到的光刻图形与掩膜图形之间存在一定的误差。为尽量消除这种误差，常用的两种方法是OPC和PSM。提出一种基于对象模型的OPC方法以及由此而开发的可实际应用的工具软件OPCM。该方法也为基于规则的OPC提供了产生基本规则的引擎，并由此而提高了软件的实用性。     

一个多功能LSI版图校验及处理系统JC-81

人工设计和半自动设计的LSI版图,由于人的干预难免因疏忽而产生错误,版图校验程序是用来检查版图错误的有效工具。本文介绍了一个多功能的LSI版图校验和处理系统JC-81,它具有逻辑运算、拓扑分析、几何计算的功能,能处理正交、任意角度斜交和中空图形。由于系统采用了改进的“局部化有序矢量法”即“三合一双扫描”算法、“多重索引触迹法”、分区等扫描技术,使得系统总的计算复杂性达到O(nlog_2n),n为版图中的图形数。 JC-81系统还具有一个灵活、通用的版图分析语言,用户借助于它不但可进行单层图形的最小宽度、最小问距、最小面积的检查,而且可进行诸如覆盖、露头、套刻、特殊间距或宽度、沟道长度的检查。系统设置了自动、批处理、交互实时处理等多种操作方式以及打印、显示和绘图等多种输出方式。系统和工艺无关,和设计方法无关,和版图编辑系统无关。     

OBDD变量排序的自适应选择算法

有序的二叉决策图（ＯＢＤＤ）是形式验证领域的基础技术之一,由于ＯＢＤＤ的最大对变量序非常敏感,使得变量排序问题成为最关键的一个问题。首先将ＯＢＤＤ变量排序问题分解为３个子问题,定义了若干启发信息,给出了上述子问题的启发式解法;然后提出了一个变量排序自适应选择算法,从若干候选变量序中选出“最后”的变量序。最后给出了ＩＳＣＡＳ８５电路的实验结果。     

高层次综合和布图规划相结合的解空间分析

针对高层次综合和布图规划互为输入/输出导致的不收敛问题,通过在高层次综合和布图规划的表示法中间构造一座＂桥梁＂,用一个统一的表示法表示高层次综合和布图规划相结合的搜索空间;在此基础上,对模拟退火算法在该空间上的搜索收敛性进行了分析.     

集成电路物理设计中的快速可布性评估算法

集成电路可布性评估在集成电路物理设计中针对布局结果进行有效的评估,作为对布局的反馈信息,并指导后续布线阶段的工作,避免了当后续布线无法完成时再回到前面布局阶段进行重新布局的被动局面,减少了物理设计的迭代周期.提出一种快速可布性评估算法,采用新的基于概率模型的估计算法,利用边界框进行拥挤度的预估,并在概率指导下进行实际布线.文中算法可以在很短的运行时间内对拥挤情况进行较为准确、客观的分析,线长较短.     

抗工艺变化的时钟偏差规划

提出了在时钟偏差规划过程中减小中心误差平方值的增量式松弛量分配方法.在给定的时钟周期下,根据当前约束条件中所包含的组合电路的最大/最小时延值的权重,合理地为具有不同变化量的约束条件边界分配不同的松弛量.实验结果表明:该方法可以有效地分配偏差值与约束边界间的安全区,从而大幅提高在工艺变化条件下电路的可靠性.     

考虑拥挤度和性能的全芯片可控布线系统框架

提出一个全新的全芯片可控布线系统框架,同时考虑布线拥挤度和芯片性能.为了在总体布线和详细布线之间架起桥梁,该框架把总体布线和详细布线集成起来,交互进行,每完成一个线网的布线,都及时对布线资源进行更新,由此可以得到精确的资源估计结果,有利于指导后续总体布线决策.该系统框架的主要特征包括快速的基于模式的和基于外框约束下最短路算法的总体布线器、基于迷宫算法的拥挤度驱动的详细布线器以及在两个布线器之间很好的交互性.在该布线系统框架中,为了优化电路性能,在布线中关键线网被赋予更高的优先级.同时,为了优化不同的布线目标,可以采用不同的线网排序策略.该布线系统框架在一套公用的测试电路上完成测试,并与之前提出的多级布线系统框架进行比较,实验结果表明,文中提出的布线系统框架在电路性能、布通率和运行时间方面都取得了很大改进.     

基于分阶段LFF策略的大规模模块布局方法

提出了一种用于求解大规模VLSI模块布局问题的确定性方法.该方法在"最小自由度优先"原则的基础上,模拟人工布局过程提出了"分阶段布局"的思想.分阶段布局就是将布局过程按照布局完成的比例划分成若干个阶段,再将各种启发式策略适当地应用到各个阶段中,从而改善算法的整体性能.理论上,算法的时间复杂为(N1+N2)O(n2)+N3O(n4lgn),其中N1,N2,N3为各个阶段的模块数目,N1+N2+N3=n,且N3＜＜n,比原有的最小自由度优先算法复杂度O(n5lgn)小很多.实验结果也表明该方法很有潜力.     

FAME:一个标准单元模式下基干最小割和枚举的快速详细布局算法

随着制造工艺的快速进步,超大规模集成电路的物理设计技术在速度和质量上面临很大挑战.提出了一个快速详细布局算法以适应这种要求.算法继承总体布局得到的单元全局最佳位置,然后采用局部优化将单元精确定位.FM最小割和局部枚举方法分别用于优化Y和X两个方向的连线长度,这两个方向的优化在同一迭代过程中交替进行.另外,采用改进的枚举策略加速算法,对于有障碍和宏模块情况下的布局也加以讨论.实例测试结果表明,FAME的运行速度比RITUAL快4倍,并使总连线长度平均减小5%.     

未来十年VLSI布图技术的新挑战

1999年4月底,在美国举行了第三届国际布图设计学术讨论会,会议就未来10年布图设计的需求和发展趋势进行了深入讨论,会上SRC提出了“未来十年VLSI布图技术的十大问题”,作为大学、研究机构和工业界的主要研究课题和产品开发方向。SRC是包括一些美国主要半导体公司,如Intel、IBM、Na－tlOn。Iseml。OnduCtor和LSILOgiC等联合组成的超大规模集成电路计算机辅助设计（VLSICAD）技术研究项目的管理机构。为什么会提出这10个问题？首先,我们看一看未来10年的半导体工艺发展情况。下表给出从1997－2009年世界集成电路工艺发展趋…