高性能火箭探空仪研究与实现

针对高性能火箭探空仪探测参数多、数据处理密集、控制复杂、实时性强等特点,提出了主-从处理器体系结构和构造模型链的实时多任务调度方法;采用在系统可编程技术(ISP)实现系统重构和传输数据加密、解密编码。该方法可应用于其它类似飞行器的数据处理。     

一种基于流水线的指令Cache优化设计

在现代微处理器的设计中．Cache是整个微处理器性能的决定性因素。本文详细介绍了32位RISC微处理器“龙腾”R2中指令Cache的体系结构．着重研究了其设计和实现问题。为了提高性能,采用了预取技术和流水线技术来优化设计．仿真结果表明得到了预期的效果。     

单片集成TFT-LCD手机驱动芯片内置稳压器的设计

研究并设计了一种用于单片集成TFT-LCD手机驱动芯片的稳压器电路,该电路产生恒定的直流电压(1.8 V)给芯片内的逻辑控制电路和GRAM提供工作电源.在详细分析带隙基准电路和LDO电路的基础上,提出了一种负载调整率低、稳定性能好、温度系数小以及低功耗的稳压器电路解决方案.通过对采用0.18靘 CMOS中压工艺设计的电路进行Hspice仿真表明,负载调整率为1.1％,负载电流突变时的稳定时间小于5靤,温度系数6.5 ppm/℃,静态功耗小于0.04 mW,均满足设计要求.     

众核处理器Cache一致性研究综述

以瓦片结构众核处理器一致性协议的设计为主线,综述了国内外近年来关于众核处理器cache一致性的相关研究;介绍了不同NUCA结构对一致性协议的影响;分析和对比了几种传统目录一致性协议的特性及其存在的问题;归纳了最新几个面向众核结构一致性协议的设计思想和特性。最后为设计具备应用程序适应性和可扩展性的cache一致性协议指出了几个关键的设计方向。     

32位双发射双流水线结构RISC微处理器设计

"龙腾R2"是西北工业大学自主研制的32位嵌入式RISC微处理器,与IBM公司的Power-PC750处理器pin-to-pin兼容。综合考虑面积、功耗、实时响应以及性能要求等因素,文章提出了一种应用于嵌入式处理器微架构设计的双发射双流水线结构。该结构的核心思想是在指令流水线前端处理阶段动态检测相邻指令的先后依赖关系,预先完成双发射判断。文中首先介绍了"龙腾R2"的微体系架构,然后重点讨论了基于双发射双流水结构的指令调度策略、相邻指令耦合关系、双发射下的相关处理以及精确异常考虑等。采用M ibench基准程序完成了性能评测,综合分析结果显示,该结构对算术计算类程序流加速明显,并且电路结构清晰,易于设计验证,同时发现优化存储系统结构是提升该处理器性能的关键。文章最后对"龙腾R2"的可测试性设计以及硅物理设计等关键技术进行了论述。"龙腾R2"已流片成功,整个处理器采用SMIC 180nm CMOS工艺,芯片面积5.9 mm×6.7 mm,核心频率266 MHz,CBGA360封装。     

一种嵌入式FPU的设计与实现

本文介绍了自主设计实现的浮点部件ＮＲＳ ＦＰＵ（Ｎｏｒｔｈｗｅｓｔｅｒｎ Ｐｏｌｙｔｅｃｈｎｉｃａｌ Ｕｎｉｖｅｒｓｉｔｙ ＲＩＳＣ Ｓｙｓｔｅｍ‘ｓ Ｆｌｏａｔｉｏｎｇ Ｐｏｉｎｔ Ｕｎｉｔ）。为了优化设计规模和速度,在体系结构设计中采用了有效策略,并给出了ＮＲＳ ＦＰＵ中复杂运算指令流程的设计,通过布局后的结果扯出,该设计规模小,速度高,非常适合嵌入式应用。     

存储器管理部件的研究

存储器管理部件ＭＭＵ（ｍｅｍｏｒｙ ｍａｎａｇｅｍｅｎｔ ｕｎｉｔ）的速度直接微处理器的性能,提高存储器管理部件的速度是本的设计目标。中提出了存储器管理部件ＭＭＵ设计方法,论述了虚拟地址空间映射到物理地址空间逻辑关系,确定了ＭＭＵ是由暂存器、加法器、段测试电路、高速缓存器ＣＡＣＨＥ和地址锁存器ｌａｔｃｈｅｒ组成,给出了ＭＭＵ的数据通路和控制通路。经ＥＤＡ工具Ｓｙｎｏｐｓｙｓ仿真,结果显示传送于     

基于状态机的SDRAM控制器的设计与实现

现代计算机的基本框架仍是以冯·诺伊曼结构为基础,以中央控制单元和存储指令/数据的存储器之间的通信为支撑的。同步动态随机存储器(即SDRAM)与静态RAM相比具有容量大,成本低的优势;与传统异步DRAM相比其速度更快,所以得到了越来越广泛的应用。因此以简化主机对SDRAM访问为主要任务的SDRAM控制器的设计就变得更加重要。论文提出了一种基于状态机的SDRAM控制器的设计思路与实现,并通过了FPGA验证,完全达到系统的功能和速度要求。     

支持 AltiVec技术的多媒体协处理单元的研究 *

通过对嵌入式处理器进行多媒体处理能力的扩展可增强其对多媒体数据的处理能力。以 32 bit龙腾嵌入式处理器为基础 ,研究 AltiVec技术以及超标量技术 ,设计了该处理器中支持 AltiVec技术的多媒体协处理单元。该单元采用五级流水线 ,将指令动态调度技术分配到不同的流水线中 ,在提高处理性能的同时保证了设计频率。通过多媒体基准程序测试 ,该单元的指令 IPC为 1. 2, SMIC0. 18μm工艺库下 ,频率为 350 MHz,该协处理单元提高了龙腾处理器的性能。     

32位RISC微处理器中分支预测器的硬件实现*

提出了一种基于Bi-mode和分支路径历史的动态分支预测器,并在西北工业大学自主设计的“龙腾R2”微处理器中得以FPGA硬件实现,提出的分支预测器对条件分支可以进行准确地预测,具有延迟小、功耗低的特点。