逐次逼近ADC无源器件的匹配性与高层次模型

对逐次逼近A/D转换器的无源器件匹配性进行了研究.基于理论分析,明确了电荷再分配结构、电压等比例缩放结构以及混合结构等几种典型逐次逼近A/D转换器对无源器件网络匹配性的具体要求,并利用Matlab工具,通过建立逐次逼近A/D转换器无源器件匹配性高层次模型对理论分析结果进行了验证.在此基础上提出了一种基于单位电容缩放的新型电荷再分配结构,在不提高无源器件匹配性要求的前提下,利用单位电容取代原有缩放电容并增加一定的时序控制,有效地解决了传统电容缩放结构中缩放电容工艺实现困难以及对寄生电容敏感的问题,适合片上系统的嵌入式应用.     

硅基PZT压电薄膜微传感器的结构设计和实验研究

对硅基锆钛酸铅(PZT)压电薄膜微传感器进行了结构和版图设计.根据MEMS加工工艺和标准硅基IC工艺的特点,获得了硅基PZT压电薄膜微悬臂梁结构系统工艺流程中的关键工艺技术和典型工艺条件.对PZT压电薄膜的制备和微细图形化进行了较为详细的实验研究,最后成功地制备出硅基PZT压电薄膜微传感器样品.这对集成化芯片系统的进一步发展打下了良好的实验基础.     

nMOSFET X射线辐射影响研究

介绍了在强电流作用下的ggnMOS作用机理,分析了ggnMOS抗ESD能力的主要表征参数,利用X射线辐射系统和TLP测试系统研究了辐射总剂量对ggnMOS抗ESD能力的影响。试验结果表明,随辐射总剂量的增加,ggnMOS的开启电压、维持电压都将下降,这有利于提高ggnMOS的抗ESD能力,而表征其抗ESD能力的参数(二次击穿电流I2)开始随辐射总剂量的增加而减少,到达一定剂量后将随总剂量的增加而增加。     

一种稳定的RLC互连π模型构建及其应用

基于RLC互连树节点导纳的低阶矩构建了一种稳定的互连π模型,并讨论了它在互连树延时和逻辑门延时估计中的应用.结果表明,该模型与已有方法相比精度有一定程度的提高.     

改善FPGA互连阻性短路的测试能力

通过HSPICE模拟和理论分析研究了FPGA互连中的阻性短路缺陷行为.结果表明,阻性短路产生了时序故障,小电阻缺陷甚至产生了布尔故障.对于大电阻缺陷,当被测通路进行v-to-v转换,且引起短路故障的另一条通路保持v值时,最好检测方式发生.另外,使用静态分析可以很容易检测到小电阻缺陷.在最好检测方式下,评估了电源电压和温度对测试结果的影响.结果表明低电压有助于改善测试,短路材料有正温度系数时,低温测试较好,反之高温测试较好.     

信号完整性设计中的抖动与振铃消除技术

针对高速信号传输中码间干扰引起的抖动问题,提出了一种新型电流模式预加重电路,与传统结构相比,该新型电路不仅降低了电路复杂度,而且通过双边沿预加重提高了工作速度．针对低压差分信号传输的振铃问题,在考虑芯片压焊线模型以及负载的情况下,提出了一种基于阻抗匹配方法的振铃消除技术,有效缓解了输出振铃现象．通过对仿真和测试眼图进行讨论,验证了新方法的实用性．     

工艺波动致RLC互连延时极值分析

基于等效Elmore延时模型和RLC互连的工艺角分析,提出了工艺波动致RLC互连延时快速极值分析方法,可以用于由工艺波动引起的RLC互连延时变化的最好情况和最坏情况分析．采用该方法针对68nm,45nm,36nm和25nm工艺节点进行了仿真验证．结果显示,这种新方法误差小速度快,与HSPICE相比误差小于7％,可以应用在快速静态时序分析中．     

一种无滤波器的高效立体声D类音频功率放大器

基于CSMC 0.5μm DPDM CMOS工艺设计了一种高效率的D类音频功率放大器,利用全差分型积分负反馈技术和全集成H桥式输出结构实现了该音频功放的无滤波器应用．仿真和测试结果均表明: 在电源电压5V,无外部滤波器,总谐波失真与噪声之和小于0.5％的条件下,该功放可向3Ω负载电阻提供大于3.5W×2的输出功率; 电源电压在3~6V范围内,最大转换效率可达90％以上; 电源电压为5V,输出功率小于3.0W时,每个通道的总谐波失真与噪声之和小于0.1％．     

异步超前进位加法器设计

提出了一种新的高速加法器电路．该加法器采用混合握手协议,将超前进位与异步自定时技术相结合,根据进位链出现的概率大小来分配进位路径,可以在保持异步结构低功耗的同时提高运算速度．仿真结果表明,在SMIC 0.18μm工艺下,32位异步超前进位加法器平均运算完成时间为0.880932ns,其速度是同步串行加法器的7.33倍,是异步串行加法器的1.364倍和异步进位选择加法器的1.123倍,且电路面积和功耗开销小于异步进位选择加法器．     

低功耗变频PFC转换器的研究

基于SinoMOS 1µm 40V CMOS工艺,设计实现了一种新颖的低功耗变频PFC转换器。电路采用多矢量误差运放和可编程锯齿波振荡器结构,以获得可调频率,为PFC系统提供了快速的动态响应和精确的输出电压嵌位,同时实现了低功耗。系统能够根据外接负载的变化情况而线性调整电路的工作频率,保证PFC芯片工作在变频模式下,因此当负载变化时,整个电源系统的功率损耗能有效降低,从而提高有用功率。测试结果表明：系统正常工作频率为5~6kHz,启动电流36µA,稳定工作电流2.43mA,功率校正因数值为0.988,线性调整率小于1%。理论和实际结果均显示整个电源系统的功耗被有效降低,尤其当负载变化时。芯片有效面积为1.61mm×1.52mm。