影响集成电路芯片成品率的诸工艺因素(一)

提高芯片成品率是目前集成电路生产中一个广泛关心的重要课题。各个厂家都作了大量的工作,积累了不少的宝贵经验。我们对广大工人和技术人员长期实践中积累的丰富经验进行了一定的调查研究,在总结我们实践的基础上,本文想就影响电路芯片成品率的各种工艺因素做一分析讨论,以期引起对这个问题更广泛的研究与重视。     

双极型D触发器成品率试验报告

D触发器用途广泛,需求量很大,因此如何提高其成品率就成为一个重要的课题。从现有工艺实际出发,我们对提高双极型D触发器成品率采取了若干工艺措施,取得了一定成效。关于前道芯片成品率方面的工作我们已作过系统地讨论,这里作些补充叙述,而以较大篇幅进一步讨论光刻质量方面的若干工艺细节,同时还着重介绍提高封装成品率方面的工艺措施。     

一种利用势垒型晶闸管（BTH）的负阻特性测量载流子寿命和俘获截面的新方法

提出了一种全新的、具有实际意义的利用势垒型晶闸管（BTH）的负阻特性区段测量载流子寿命和俘获截面的方法。给出了测量方法的基本原理及计算方法。对BTH样管进行了实验测量并对结果进行了分析和比较。     

埋栅型电力静电感应晶闸管的I-V特性反向转折机理

研究了静电感应晶闸管的反向转折特性．当工作在正向阻断态的阳极电压增大到某一临界值时,静电感应晶闸管的I-V曲线呈现出反向转折特性,甚至转向导通态．在综合考虑了工作机理、双注入效应、空间电荷效应、沟道中的电子一空穴等离子体和载流子寿命变化的基础上分析了静电感应晶闸管的反向转折特性．首次给出了反向转折机理的理论解释,并给出了估算转折电压和电流的数学表达式,在常用工艺参数范围内,计算结果和实验测量值基本一致．     

静电感应晶闸管在阻断态时的SIT-BJT等效工作模型

提出了一种描述静电感应晶闸管在阻断态时的工作机理的SIT-BJT等效模型.在器件物理的基础上,分析得到的这个模型衔接了静电感应晶闸管的物理参数和结构参数,而且给出的数值分析和理论分析证明了这个模型的正确性.在该模型的基础上,讨论了势垒、阳极结的电势降落和电流的放大因子等电参数的变化.     

静电感应晶体管(SIT)作用机制的理论研究

对静电感应晶体管(SIT)的小电流工作区,从电势方程出发,利用设定的边界条件,导出了二维势函数的近似解析表达式,并以此为据对SIT的作用机制进行了系列分析,进而对SIT的中、大电流工作区及特大电流工作区进行了讨论.指出大电流时,SIT的电流-电压特性与空间电荷限制效应密切相关.     

物联网技术在公交巡更管理系统中的应用实现

社会经济的高速发展和城镇化进程的加快,使得公共交通拥堵问题日趋严重,全国各地都在推广"公共交通优先"的发展战略。做好公交安全问题的防范工作也显得尤为迫切和必要。文章就对停车场中公交车辆的巡更检查问题,对基于Windows Mobile的公交巡更系统进行了概括性的介绍,其中包括巡更系统的研究背景、研究现状、现实意义等,以及物联网技术在巡更管理系统中的应用和RFID的应用。在此基础上,对公交巡更系统的功能模块设计、数据库设计与实现等作了相应探讨。     

用SIPOS-SiO2复合层对4H-SiC n+pp+结构钝化的分析

用半绝缘多晶硅（ＳＩＰＯＳ）－ＳｉＯ２复合层作为４Ｈ－ＳｉＣｎ＾＋ｐｐ＾＋结构的钝化层,克服了用多孔碳化硅或单纯用ＳｉＯ２钝化的不足。在ＬＰＣＶＤ淀积ＳＩＰＯＳ层后,用９００℃氧气氛退火代替了平常的热氧化,在ＳＩＰＯＳ层上生长了一层ＳｉＯ２。实际测量证实了这种新方法的合理性,分析了各主要工艺对钝化效果的影响,综合优化指出：在淀积ＳＬＰＯＳ层时,掺氧量要高,而淀积温度不应太高,用此方法钝化的４Ｈ－Ｓ     

一种抗辐射加固功率器件──VDMNOSFET

采用 Si3N4- Si O2 双层栅介质及自对准重掺杂浅结 P+区研制出了一种抗辐射加固功率器件—— VDMNOS-FET (垂直双扩散金属 -氮化物 -氧化物 -半导体场效应晶体管 ) .给出了该器件的电离辐射效应及瞬态大剂量辐射的实验数据 ,与常规 VDMOSFET相比获得了良好的抗辐射性能 .对研制的 2 0 0 V VDMNOSFET,在栅偏压 +10 V,γ 总剂量为 1Mrad (Si)时 ,其阈值电压仅漂移了 - 0 .5 V,跨导下降了 10 % .在 γ瞬态剂量率达 1× 10 1 2 rad(Si) /s时 ,器件未发生烧毁失效 .实验结果证明 Si3N4- Si O2 双层栅介质及自对准重掺杂浅结 P+区显著地改善了功率 MOS器件的