排序方式: 共有38条查询结果,搜索用时 0 毫秒
31.
32.
针对大规模嵌入式存储器可测性设计技术——存储器内建自测试(MBIST)中的故障诊断问题,介绍了MBIST设计的扩展功能——存储器内建自诊断(MBISD)。在引入存储器内建自测试的基础上,详细分析了存储器内建自诊断模块根据输出故障信息自动分析器件失效原因、并对失效单元进行故障定位和识别的基本原理及其中的关键算法,并用一块SRAM的MBIST设计(采用Mentor公司的MBISTArchitect完成)中的MBISD具体实例进行了仿真验证。存储器内建自诊断的应用,大大提高了存储器的成品率。 相似文献
33.
Viterbi算法是卷积码的最优译码算法.设计并实现了一种高速(3,1,7)Viterbi译码器,该译码器由分支度量单元(BMU)、加比选单元(ACSU)、幸存路径存储单元(SMU)、控制单元(CU)组成.在StratixⅡ FPGA上实现、验证了该Viterbi译码器.验证结果表明,该译码器数据吞吐率达到231Mbit/s,在加性高斯白噪声(AWGN)信道下的误码率十分接近理论仿真值.与同类型Viterbi译码器比较,该译码器具有高速、硬件实现代价低的特点. 相似文献
34.
35.
文中提出了一种应用于数字助听器的基于前置高通滤波的带限NLMS(Band-limited Normalized Least-Mean-Square)自适应反馈抑制算法.与传统NLMS算法相比,该算法通过前置滤波器滤除输入信号中不可能产生自激振荡的频率部分,提高了算法性能.仿真结果表明,在降低系统失准系数(WEVN),提高收敛稳定性和提升反馈信号抑制比(SFR)等方面都有显著改善.此外,文中给出了该算法的硬件实现架构.在系统1MHz工作频率条件下,该模块后仿功耗仅为127μW. 相似文献
36.
提出了一种适合于DTMB接收机使用的FFT处理器的设计方法.该处理器基于混合基算法,素因子分解法和WFTA算法,采用动态截位法来保证精度与减小功耗和面积.FPGA验证表明:在输入输出均为13位时,该处理器的信噪比达到了60.4dB,运行最高频率达到84.48MHz,满足了DTMB接收机对FFT处理器的精度要求和速度要求. 相似文献
37.
针对低压电力线信道噪声强、衰减大的问题,基于OFDM技术的电力线通信系统采用时域扩充结构,提高导频数据的可靠性.确定了在OFDM时域扩充结构中应用LMMSE准则时最大多径时延的最优取值.在此基础上提出一种更适合时域扩充系统的信道估计优化算法,通过利用OFDM符号内所有导频参与信道估计从而在低信噪比条件下获得更低的误码率.仿真结果表明提出的改进算法与传统LMMSE算法相比具有更好的信道估计性能,在信噪比低于0dB时改进算法的性能优势更加明显. 相似文献
38.