一种支持大规模数据的多维可视化分析框架

以Hadoop为代表的可扩展大规模数据库难以进行多维可视化分析。为此,设计基于B/S架构的可视化分析框架Bizard。数据模型通过封装底层数据接口以支持业界多维数据访问协议XMLA,从而在展现层易于接入支持XMLA的传统分析工具,同时采用视图物化技术提高分析性能,利用互联网技术丰富用户分析体验。实验结果表明,该框架能在高达千万条记录级的数据上进行多维可视化分析。     

基于高斯混合模型的无线局域网定位算法

目标定位是无线局域网提供位置服务的基础。该文围绕无线局域网目标定位中的定位精度和实时性2个QoS指标,对基于RSSI的定位技术进行研究,提出一种基于高斯混合模型的无线局域网定位算法。该算法由离线训练和在线定位2个阶段组成,采用GMM对RSSI进行建模,降低了系统定位误差,并减少了定位阶段的运算量,提高了定位的实时性。仿真实验结果表明,该算法具有较好的定位精度和实时性。     

基于JTAG仿真的ARM Linux设备Bootkit检测技术研究*

ARM Linux嵌入式设备正遭受着日益严重的Bootkit威胁。针对传统检测技术对Bootkit检测的局限性,提出了一种基于JTAG的固件底层检测方法。该方法以基本块级跟踪和循环识别构成的系统跟踪优化算法为基础,利用跟踪系统的启动过程中记录到的信息,对Bootloader引导阶段和内核启动阶段进行监控,从而实现对ARM Linux嵌入式设备Bootkit的分阶段检测。实验结果表明,以跟踪优化算法为基础的Bootkit分段检测技术不仅极大提高了跟踪效率,亦有效检测出了Bootkit的存在,达到了预期效果。     

一种二次样条保单调Hermite插值方法

提出一种保单调的二次样条Hermite插值方法。该方法在研究总结其他二次样条插值方法的基础上,通过设定适当的结点斜率保证了插值曲线的单调性,并且给出了算法的严格证明;该算法在一个给定的点列上进行了验证,验证结果表明该算法可以得出连续、平滑的插值曲线,具备较为优秀的性能。     

存储级并行与处理器微体系结构

随着处理器和主存之间性能差距的不断增大,长延迟访存成为影响处理器性能的主要原因之一.存储级并行通过多个访存并行执行减少长延迟访存对处理器性能的影响.文中回顾了存储级并行出现的背景,介绍了存储级并行的概念及其与处理器性能模型之间的关系;分析了限制处理器存储级并行的主要因素;详细综述了提高处理器存储级并行的各种技术,进行了...     

一种高效SMP Cache一致性协议及其实现技术的研究

结点控制器是并行多处理机计算机系统设计中除CPU外的最复杂部件,随着设计工艺水平的提高,它的功能也日益增多。文章将深入介绍SMP多处理机系统结点控制器设计中的一种高效Cache一致性协议以及实现方面的关键技术。     

透绝缘层内窥透视集成电路法中Lock-in的应用

提出一种新的在扫描电子显微镜中非接触无损透过半导体和集成电路表面绝缘层显微内窥透视检测掩盖在其绝缘层下面的半导体的缺陷和集成电路微结构的检测法(简称透表法)和用此法所观测到的图像。同时,本文还介绍了在此新检测法中Lock-in的应用。     

数字信号处理器DSPs的发展

数字信号处理器 ＤＳＰＳ的发展状况,介绍了 ＤＳＰＳ的特点、性能及其评价体系,阐述了现代ＤＳＰＳ的五种结构,最后描述了ＤＳＰＳ的发展趋势。     

一种硬件预取机构及其对系统影响的研究

存储器访问延迟已经成为高性能微处理器性能发挥的关键障碍之一。预取是隐藏访存延迟的重要手段。其通常做法是显式执行指令将数据在实际使用前先和取到离微处理器附近的地方,但是这种方法增加了程序设计人员的负担。本文提出了一种硬件预取方法,即在存储控制器中设计一个VPFB机构用来隐藏访存延迟,并通过模拟分析了它的效果。     

代码组件的组合重用是一种新的程序设计范型

本文在描述了程序设计范型的特性之后,详细地介绍了代码组件的组合重用方法,提出并论述了代码组件的组合重用是一种新程序设计范型的观点.本文还详细地描述了这种新程序设计范型的特点,同时也指出了应当解决的一些课题.