全文获取类型
收费全文 | 202篇 |
免费 | 19篇 |
国内免费 | 4篇 |
学科分类
工业技术 | 225篇 |
出版年
2024年 | 3篇 |
2023年 | 12篇 |
2022年 | 9篇 |
2021年 | 6篇 |
2020年 | 6篇 |
2019年 | 6篇 |
2018年 | 6篇 |
2017年 | 2篇 |
2016年 | 3篇 |
2015年 | 3篇 |
2014年 | 22篇 |
2013年 | 7篇 |
2012年 | 17篇 |
2011年 | 19篇 |
2010年 | 8篇 |
2009年 | 14篇 |
2008年 | 13篇 |
2007年 | 10篇 |
2006年 | 10篇 |
2005年 | 8篇 |
2004年 | 7篇 |
2003年 | 10篇 |
2002年 | 6篇 |
2001年 | 8篇 |
2000年 | 2篇 |
1999年 | 4篇 |
1998年 | 1篇 |
1997年 | 1篇 |
1996年 | 1篇 |
1995年 | 1篇 |
排序方式: 共有225条查询结果,搜索用时 0 毫秒
41.
Intel提出的第三代总线技术PCI Express在结构上可以满足计算机系统的发展对总线带宽的要求,基于PCIE的设计得以蓬勃发展,对PCIE的验证也成为SoC功能验证的重要组成部分。为此,设计并实现一种状态图和覆盖率组合驱动的自动化验证平台,主要包括激励生成、自动检测和覆盖率分析机制,并将其应用于一款基于PCIE接口的协议栈芯片的功能验证。实验结果表明,该验证平台具有较好的激励生成机制,能够对协议栈芯片进行全面验证,同时具有较好的复用性、可扩展性,可以对多个协议栈的互连进行验证。 相似文献
42.
为了提高基于SRAM的FPGA(SFPGA)上的容软错误能力,提出了一种基于软错误率(soft error rate,SER)评估的装箱算法SER-Tvpack.通过结合软错误率的两个组成部分错误传播率(error propagation probability,EPP)和节点错误率(node error rate,NER),得到软错误评估标准SER的估算值,并将该值作为可靠性因子加入到代价函数中指导装箱过程,以减少装箱后可编程逻辑块(configuration logic block,CLB)之间互连的软错误率,从而提高设计的可靠性.对20个MCNC基准电路(最大基准电路集)进行实验,结果表明,与基准时序装箱算法T-Vpack及已有的容错装箱算法FTvpack相比较,软故障率分别减少了14.5%和4.11%.而且,与F-Tvpack比较,在仅增加0.04%的面积开销下,减少了2.31%的关键路径的时延,提供了较好的时序性能. 相似文献
43.
相比之前的Win7和Win8/8.1,Win10在传统桌面上做出了很多改动,相应的快捷键也发生了一些变化。下面我们就将它们集中汇总一下,看一看你都知道么!Win+C:强制调出Charm栏。Win+左/右/上/左上/左下/右上/右下:将窗口快速缩放至1/2分屏、1/4分屏,其中1/4分屏为Win10新增功能,对应快捷键为Win+左上/左下/右上/右下。Win+E:调出"主页"窗口。"主页"是Win10新增功能,包含最近访问文件夹、最近访问文件、收藏夹等,以资源管理器作为载体。Win+Home:仅保留当前窗口,其余窗口最小化。Win+Enter:直接启动"讲述人"。 相似文献
44.
一种新型神经网络模型在数据挖掘中的应用 总被引:1,自引:0,他引:1
针对传统神经网络存在的问题,提出一种新型神经网络模型,即Legendre前向神经网络模型,进而在该模型的基础上提出一种基于伪逆的权值直接确定法(即一步确定法),并将其应用到数据挖掘中.仿真结果显示该方法不仅能更快地收敛,而且可以达到更高的工作精度. 相似文献
45.
46.
可测试性设计技术在一款通用CPU芯片中的应用 总被引:3,自引:0,他引:3
可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。 相似文献
47.
为改善橡胶混凝土的断裂性能,通过三点弯曲断裂试验,研究了钢纤维-玻璃纤维对橡胶混凝土断裂性能的影响变化规律及其增强机理。结果表明:在混凝土中掺入橡胶粉会削弱混凝土的抗折性能,但有利于改善混凝土的韧性与抗变形能力;钢纤维-玻璃纤维组成的混掺纤维对橡胶混凝土断裂性能具有显著作用,当混掺纤维总量为8%,且钢纤维与玻璃纤维的使用比例为3∶1时,混掺纤维橡胶混凝土的抗折强度最高达到7.87 MPa,并具有4 681.60 J/m2的断裂能;基于双K断裂模型分析,混掺纤维能够显著提升橡胶混凝土的断裂韧性,且在混掺纤维总掺量超过6%时最为显著。同时,由于混掺纤维的多尺度协同作用,橡胶混凝土的应力、应变行为得到改善,其抗荷载能力与韧性实现了显著的增强。 相似文献
48.
49.
随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路的影响越来越大,并可能使得电路在运行时失效.为此提出一种面向受害线上最大串扰噪声的测试生成方法,该方法基于多串扰脉冲故障模型,能够有效地模型化故障并生成合适的向量.为了能够激活尽可能多的侵略线以造成受害线上的最大脉冲噪声,首先将测试生成问题转化为一个加权的最大可满足问题,再使用解题器求解,以得到测试向量;此外,将子通路约束加入到可满足问题的描述之中,以保证所有被激活的侵略线能够同时跳变.针对ISCAS89电路的实验结果显示,文中方法适用于较大规模电路的串扰噪声测试,并且具有可接受的运行时间. 相似文献
50.
工艺波动下3D IC的成品率受绑定策略的影响较大.为了减少不当绑定造成的成品率损失,提出一种基于关键通路时延的3D IC绑定优化方法.通过绑定前时延测量得到待绑定芯片各层的时序特性,利用不同层上的通路进行时延互补,使用"好"的芯片挽救"坏"的芯片;把最大成品率问题抽象成二分图的最大匹配问题,提出了分级和啮合两种绑定优化算法,采用增广路经算法进行求解.实验结果表明,相对于不考虑工艺波动的随机绑定方法,采用文中方法有效地提高了3D IC的成品率. 相似文献