排序方式: 共有101条查询结果,搜索用时 15 毫秒
31.
33.
A cryogenic successive approximation register(SAR) analog to digital converter(ADC) is presented. It has been designed to operate in cryogenic infrared readout systems as they are cooled from room temperature to their final cryogenic operation temperature.In order to preserve the circuit’s performance over this wide temperature range,a temperature-compensated time-based comparator architecture is used in the ADC,which provides a steady performance with ultra low power for extreme temperature(from room temperature down to 77 K) operation.The converter implemented in a standard 0.35μm CMOS process exhibits 0.64 LSB maximum differential nonlinearity (DNL) and 0.59 LSB maximum integral nonlinearity(INL).It achieves 9.3 bit effective number of bits(ENOB) with 200 kS/s sampling rate at 77 K,dissipating 0.23 mW under 3.3 V supply voltage and occupies 0.8×0.3 mm~2. 相似文献
34.
35.
本文提出了一种用于低温红外读出系统的连续逼近模数转换器(SAR ADC)电路。为了在很宽的温度范围内保证电路的性能,ADC中采用了一种温度补偿时域比较器结构。该比较器可在从室温到77K的极端工作温度条件下,实现稳定的性能和极低的功耗。该转换器采用标准的 0.35 μm CMOS 工艺制造,在77K的温度下,其最大微分非线性(DNL)和积分非线性(INL)分别为0.64LSB和0.59LSB。在采样率为200kS/s时可实现9.3bit的有效位数。在3.3V的电源电压下其功耗为0.23mW,占用的芯片面积为0.8*0.3 mm2。 相似文献
36.
采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为了降低子ADC的功耗,采用开关电容式比较器。仿真结果表明,优化的带驱动的栅自举开关可减小采样保持电路(SHA)的负载压力,有效降低开关导通电阻,降低电路的非线性。测试结果表明:在20 MS/s的采样率下,输入信号为1.234 1 MHz时,该ADC的微分非线性(DNL)为+0.55LSB/-0.67LSB,积分非线性(INL)为+0.87LSB/-0.077LSB,信噪比(SNR)为73.21 dB,无杂散动态范围(SFDR)为69.72 dB,有效位数(ENOB)为11.01位。芯片面积为6.872 mm2,在3.3 V供电的情况下,功耗为115 mW。 相似文献
37.
38.
39.
设计了一种二极管型非制冷红外探测器的前端电路,该电路采用Gm-C-OP积分放大器的结构,将探测器输出的微弱电压信号经跨导放大器(OTA)转化为电流信号,再经电容反馈跨阻放大器(CTIA)积分转化为电压信号输出。该OTA采用电流反馈型结构,可以获得比传统OTA更高的线性度和跨导值。输入采用差分结构,可以有效地消除环境温度及制造工艺对探测器输出信号的影响。电路采用0.35 m CMOS工艺进行设计并流片,5 V电源电压供电。Gm-C-OP积分放大器总面积0.012 6 mm2,当输入差分电压为0~5 mV时,测试结果表明:OTA跨导值与仿真结果保持一致,Gm-C-OP积分放大器可实现对动态输入差分信号到输出电压的线性转化,线性度达97%,输出范围大于2 V。 相似文献
40.
设计了一种基于混合编码DAC的低功耗SAR ADC .其分段电容DAC采用混合编码,减小了短时脉冲波形干扰的影响;为降低DAC寄生效应和电容阵列失配误差的影响,在DAC和比较器的版图设计中考虑了一些匹配技术.采用GF(Global Foundry)0.35μm CMOS工艺流片验证,该ADC在500 KSPS的速度下其INL在-0.6~0.4 LSB区间范围内,DNL在-0.2~0.7 LSB区间范围内,SNDR为54.13 dB ,有效位为8.7位.整个电路的功耗为537.9μW . 相似文献