片上系统USB2.0主机控制器软件驱动的研究与实现

复杂的数字系统中需要一个高速的外部接口,因此SoC系统中集成USB主机控制器必然会成为一种新的趋势,而软件驱动是其重要的组成部分.通过基于SRISC-I处理器的增强型USB主机控制器的研究,采用软硬件协同设计的方法,设计和实现了一种分层结构的USB主机控制器软件驱动程序.采用了基于EHCI协议的软硬件接口,支持控制、批量、中断、同步4种传输模式.传输描述符数据结构的灵活性极大地降低了硬件软件复杂性,也使得传输时可以最大程度的减小内存的平均访问次数.同时,由于采用动态内存管理技术,充分地提高了专用内存的利用效率.为了提高验证的效率和保证系统的可靠性,采用了一种基于事件驱动的软硬件协同验证结构,并在流片后进行了验证,成功的实现了对大容量存储设备的访存.     

一种新型片上网络互连结构的仿真和实现

综合性能、硬件实现等方面考虑,提出一种基于片上网络的互连拓扑结构-层次化路由结构MLR(Multi-Layer Router).该结构通过层次化设计减小网络直径,具有良好的对称性和扩展性.网络建模仿真和硬件实现结果显示,在不同网络负载和不同IP核节点数的情况下,MLR与传统结构相比,在处理网络通信时,对于网络丢包率、通信延迟和网络吞吐量等网络性能参数均有最多50%-70%的提升;同时通过共享路由的方式,减少了超过20%的芯片面积和40%以上的动态功耗,有效降低了互连结构的硬件开销     

Trip Oriented Search on Activity Tra jectory

Driven by the flourish of location-based services, trajectory search has received significant attentions in recent years. Different from existing studies that focus on searching trajectories with spati...     

考虑热点及热量分布系统级芯片的测试规划

在Soc的测试规划时,考虑为避免在测试过程中出现热点以及测试过程中使热量均匀分布,基于建立的问题模型得到一系列的并行测试集合,再通过Bin-Packing算法构造测试规划,并进行全局的优化．对ITC＇02测试用例的实验结果表明,该方法在牺牲一定的测试时间的情况下,有效地控制了在测试时芯片温度的升高,从而避免出现由热量引起的一系列问题．     

参数可选的高速椭圆曲线密码专用芯片的VLSI实现

研究了椭圆曲线密码体制的VLSI实现问题。从点乘运算层与群运算层调度到有限域上的高速运算方法等方面给出了一些提高椭圆曲线上点乘运算的新方案；提出了一种域与曲线参数可选择的高速椭圆曲线密码专用芯片VLSI新结构。基于0．6mm单元库，芯片面积约为36mm2。综合后仿真结果表明：设计芯片能够有效地完成数字签名与身份验证完整流程，在20MHz下平均每次签名时间为62．67ms,高于目前报道的其它同类芯片。     

一种流水线型高速过采样Σ—Δ调制器

提出了一种采用流水线采样输入的开关电容型Σ－Δ调制器的实现方法，该方法充分利用了时钟的每一时刻。用此方法设计的Σ－Δ调制器采样速率可提高３０％。实验表明，这种方法是完全可取的。     

一种考虑集中约束的平面布图规划算法

在超大规模集成电路(VLSI)物理设计中,将更多约束实现放在更高的设计阶段考虑可以有效的加速设计收敛,减少设计时间.文中针对宏模块平面布图规划中约束的实现方法进行了分析和研究,基于B tree表示方法提出一种考虑集中约束(clustering constraints)的平面布图规划算法,针对布图规划中集中约束的实现取得了较好效果.     

一种格缩减辅助MIMO检测的组合量化误差校正方法

格缩减技术(LR)可以用于提升多入多出系统(MIMO)线性和非线性检测的性能.采用该方法后会引起检测信号星座图空间的畸变,导致变化后信号取值的非均匀分布和量化错误的易扩散性,会阻碍检测性能的提高.为了进一步提升检测性能,提出奇偶量化的组合量化误差校正方法.仿真结果显示,加入该方法的格缩减辅助检测的性能得到了明显的提升,而且可以很好的逼近最大似然检测(ML)的性能.和目前已知的其它同类量化误差校正方法相比,在实现相同的检测性能提升时,本文提出的组合量化误差校正方法增加的候选矢量减少了一半,即增加的运算复杂度最低.     

应用于JPEG2000的高性能离散小波变换VLSI结构

提出将JPEG2000小波变换单元的熵编码单元作为整体进行设计，在两个单元间建立基于流水线的处理方式，充分考虑了JPEG2000中两个单元间处理的一致性和资源共享性，提高了系统的处理速度．文中的结构具有灵活的可配置性，可以根据需要选择不同的小波滤波器，能够选择小波分解的次数，选择小波变换过程中数据延拓方式等．对硬件实现时的有限精度效应进行分析，确定了整个处理单元数据通路的数据宽度．最后，采用SMIC的0．18肿工艺验证了文中的结构，整个结构约为6600等效门，最高处理速度约为300MHz；同时，文中结构还在Xilinx的XC2V2000FPGA上进行了具体实现．与相关的结构进行性能比较结果表明，文中结构在设计复杂度、最高处理速度等方面都明显优于同类的设计结构．     

VLSI平面布图规划中模拟退火算法的加速策略

布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻域构造策略来加速算法的收敛,有效地提高了平面布图规划中模拟退火算法的搜索效率。