排序方式: 共有145条查询结果,搜索用时 15 毫秒
11.
存储系统压缩能充分利用片上晶体管,扩大cache容量,减少功耗,隐藏较长的存储延时,进而给系统性能带来较大提升。本文首先介绍了现阶段几种主流的压缩算法和压缩存储系统结构,并说明其各自的特点以及目前的状况,而后对压缩存储系统的发展趋势进行了分析。 相似文献
12.
本文设计实现了一个2~5GHz的两级CMOS低噪声放大器(LNA),可应用在超宽带的下半频段(3.1~5GHz)。LNA由两级组成,第一级是一个共栅级,保持良好的线性度并完成较好的输入匹配;第二级是一个共源级堆叠一个电流源,在保持低噪声系数的同时降低功耗。通过级联共栅和共源结构进行增益补偿,所设计的LNA具有近似恒定的增益和噪声系数。采用0.18μm CMOS工艺实现后,模拟结果表明,增益和噪声系数在2~5GHz频率范围内分别为11.5dB和5.1dB,输入反射系数低于-22dB。在4GHz时,模拟得到的三阶交调点为-10dBm。在1.8V电源电压下,LNA的功耗约为11mW。 相似文献
13.
本文在深入分析CRAY类巨型机浮点运算精度的基础上,设计了精度更高的流水线向量机浮点支运算精度控制方案。 相似文献
14.
随着工艺尺寸缩小及处理器频率提高,功耗问题已成为当代微处理器设计面临的主要挑战.传统的指令cache(I-Cache)功耗控制策略一般只单独降低指令cache的动态或者静态功耗.提出的两种改进的功耗控制策略,基于昏睡指令cache体系结构,能够更有效地同时降低指令cache的动态和静态功耗.一种称作"使用双预测端口路预测器的多路路预测策略",另一种称作"基于分阶段访问cache的按需唤醒预测策略",分别用于处理器前端流水线级数保持不变和可以增加额外前端流水线级数两种情形.实验结果表明:与传统的策略相比,提出的两种策略具有更优的能量效率,可以在不显著影响处理器性能的前提下,更有效地降低指令cache和处理器的功耗. 相似文献
15.
随着超大规模集成电路工艺和超级计算技术的发展,作者认为在单个芯片内集成多处理器系统将成为可能。本文详细讨论了多处理器芯片的分类和结构,着重阐述了同构型多处理器芯片的主要研究方向,并对同构型多处理器的可行性作出了分析。 相似文献
16.
模拟是体系结构研究的重要手段.由于模拟的速度非常慢,有研究提出利用动态二进制翻译技术(DBT)提取程序的代表性模拟点,对代表性模拟点进行详细模拟即可获取程序的准确性能参数,从而缩短模拟时间.然而相关研究并未考虑DBT方法对模拟结果准确度的影响.实验发现,对于某些程序,DBT加速方法会给模拟结果带来近20%的误差.为消除... 相似文献
17.
双轨预充电逻辑是一种有效的差分功耗分析(DPA)攻击防护技术,其需要解决的关键问题在于必须保证互补的双轨信号线具有对称的电容负载.本文提出了一种双轨信号布线方法,能够基于商用的布局布线EDA工具实现双轨信号的平行布线,从而实现电容负载对称的目的.本方法首先利用EDA工具在奇数个布线轨道中对单轨网表进行布线,然后将信号线... 相似文献
18.
本文针对巨型计算机中设置面向多条流水线功能部件的大容量的程序可编址的向量寄存器的情况,提出了一种三级寻址可变结构向量寄存器的设计思想,讨论了在设计中确定参数(n,m,1)时需考虑的因素:并给出了可用于实际的两个例子。用三级寻址可变结构向量寄存器的设计思想设置向量寄存器,其寄存器的个数和向量处理的长度是可变的,不同的向量长度确定不同的向量寄存器结构。改变向量长度只需给出相应的参数,向量寄存器的结构则自动跟随变化。例如向量寄存器的总容量为8192字时,若向量长度分别确定为32,64,128,256,512,1024时。则其可用的向量寄存器个数相应为256,128,64,32,16,8,并且其结构可以动态地组合,因而使用起来灵活方便。用三级寻址可变结构向量寄存器的设计思想来设计向量寄存器,非常适宜于采用大容量的RAM组件,并且设计的向量寄存器具有总容量大,程序可编址的寄存器个数可以足够多(如256个)及一条指令可处理的向量长度可以较长(如1024)等特点。若将其与常规的两级寻址固定结构的向量寄存器相比,则具有器材省、体积小、成本低、效率高的优点。 相似文献
19.
SDRAM,SSRAM对于平衡存储器和CPU的带宽,实现主存的猝发访问,提高系统性能价格比有重要意义,本文基于Pentium处理器,讨论了高速缓存和主存采用SSRAM,SDRAM的不同系统实现方法及相对性能,不同的系统实现就是在性能,价格和设计复杂性之间的取舍,此分析同样适用于任何嵌入式一级高速缓存的处
处理器。 相似文献
处理器。 相似文献
20.