基于气象参数的逐时建筑热负荷云预测

针对现有建筑热负荷预测精度不高和随机泛化能力不强的问题,在考虑短时热惯性因素情况下,对建筑热负荷影响因素进行Spearman秩相关性分析,借助K-mean聚类归纳热负荷预测多维多规则云推理发生器,以室外温度、太阳辐射作为规则前件输入,进行气象参数下基于正逆向云算法的建筑热负荷云预测.结果显示基于聚类的多维多规则云预测在...     

高效混合式协同检测方法研究

针对单个节点检测性能容易受多径、阴影效应的影响,提出一种基于模糊聚类和D S证据理论的协同检测方法:首先依据协同节点的拓扑结构和距离信息,采用模糊C均值算法对节点聚类,然后利用OR准则对各聚类内的检测结果进行融合,各聚类之间采用D S证据理论进行融合;最后建立博弈概率分布,根据最大概率原则做出最终判决。仿真结果表明,在可控计算复杂度的情况下,该方法检测性能比传统方法有很大提高,而且在虚警概率为10%时,检测概率能达到90%以上。     

国际工程承包企业可持续成长能力构建及指标体系研究

国际工程承包是我国实施“走出去”战略的重要力量,近年来我国国际工程承包企业在快速发展的同时,面临着如何实现可持续成长的诸多困难和挑战。提出研究国际工程承包企业可持续成长能力,并将其分为生命力、成长力、适应力、自我调节能力和抗衰退能力5 个方面。进而考虑国际工程承包企业实现可持续成长的发展阶段,建立了国际承包企业可持续成长模型及评价指标体系。在此基础上,针对我国国际工程承包企业特点,提出可持续成长能力培养的对策和建议。为我国国际工程承包企业通过能力建设实现在不同发展阶段下的持续成长提供参考。     

基于孪生网络的轻量级高速跟踪算法

孪生网络跟踪算法将跟踪问题转换为相似性匹配问题引起广泛关注,然而,多数算法无法在移动端或算力不足的嵌入式设备上实现工程应用.为此,提出了一种基于孪生网络的轻量级高速跟踪算法.该算法以特征提取能力良好且参数量少的MobileNetV2作为主干网络,通过组卷积、Crop等操作进一步减少网络参数量,提高网络运行速率;通过在倒...     

基于UG Mold Wizard的风扇注射模设计

以电脑风扇为例,分析了该塑件的注射工艺,详细介绍了UG软件在常见塑件设计和模具设计中的应用.应用UG Mold Wizard模块,为复杂塑件在UG软件中的模具设计提供了一种全新的设计思路和方法,这大大缩短塑件研发周期、模具设计周期,有效保证注射模设计的准确性,提高设计效率,降低模具设计成本.     

电子制冷隧道温湿度控制系统的设计与实现

针对隧道的潮湿低温环境,设计并实现了基于STC12C5A32S2单片机的电子制冷温湿度控制系统.系统通过对温湿度数据进行固定时间间隔的突变检测及增加积分环节的措施,保证了数据的稳定性和准确性;反馈控制技术的采用使系统能够在较短时间内将温湿度调控至正常范围.测试结果表明,该系统可满足隧道中恶劣的环境要求,且运行稳定,性能良好.     

基于SDH通道的PTP同步对时研究

对电力调度通信SDH(同步数字体系)网络采用IEEE 1588精确时间协议(PTP)进行了研究,对试验中存在的问题提出了解决方法.     

内拉式双曲肘机构的机械效率

内拉式双曲肘合模机构由于具有良好的运动特性以及机械效率,而被广泛使用于注塑成型机。考虑了旋转接头处的摩擦作用和曲肘连杆的轴向变形,提出一种新方法计算内拉式双曲肘机构十字头推力。采用C语言编程对该机构的机械效率作了数值分析。     

基于遗传算法的战术飞行指令优化设计

通过对空战管理系统的关键组成部分－战术飞行指令生成系统的设计分析,针对其它设计优化方法的不足,提出利用遗传算法的方法优化战术飞行指仿,并通过仿真,证明了这一方法的有效性。     

基于优化环路带宽的低噪声锁相环设计

This paper describes a low-noise phase-locked loop （PLL） design method to achieve minimum jitter. Based on the phase noise properties extracted from the transistor, and the low-pass or high-pass transfer characteristics of different noise sources to the output, an optimal loop bandwidth design method, derived from a continuous-time PLL model, further improves the jitter characteristics of the PLL. The described method not only finds the optimal loop-bandwidth to minimize the overall PLL jitter, but also achieves optimal loop-bandwidth by changing the value of the resistor or charge pump current. In addition, a phase-domain behavioral model in ADS is presented for accurately predicting improved jitter performance of a PLL at system level. A prototype PLL designed in a 0.18 μm CMOS technology is used to investigate the accuracy of the theoretical predictions. The simulation shows significant performance improvement by using the proposed method. The simulated RMS and peak-to-peak jitter of the PLL at the optimal loop-bandwidth are 10.262 ps and 46.851 ps, respectively.