排序方式: 共有58条查询结果,搜索用时 18 毫秒
51.
52.
针对内建自测试(BIST)技术在SoC测试上的应用问题,提出了一种在IEEE 1500标准下对IP核的BIST设计方法。该方法根据IEEE 1500标准的测试结构和规范研究讨论了测试壳的各个组成单元,实现了测试壳在各种工作模式下的指令操作,并结合BIST的工作原理设计了测试控制器的结构和工作流程。最终以8位超进位加法器为例,在Quartus II环境下对整个测试系统进行了功能验证。验证结果表明,IEEE 1500测试壳可在BIST控制器作用下正确完成指令和数据传输,本设计对IP核的测试功能有效可行。 相似文献
53.
在分析和介绍了海明距离与笛卡尔距离的基础上,通过改进细胞自动机生成的测试矢量间的链接性,提出了结合预确定距离的测试矢量优化方法.该方法通过设计最大海明距离和笛卡尔距离构造预确定距离序列,并利用遗传算法的全局寻优得到最佳预确定测试序列.通过ISCSA’85实验结果表明,该方法生成的预确定测试矢量比LFSR-CA结构的测试方法有更高的故障覆盖率和测试效率,在检测难测故障中效果更明显. 相似文献
54.
片上系统SOC测试时间很大程度上取决于Wrapper和测试访问机制TAM(test access mechanism)的设计。为了优化SOC测试时间,主要对Wrapper和TAM进行设计,降低单个核的测试应用时间靠优化的Wrapper,在差值二次分配平衡扫描链的基础上,对TAM进行划分,以测试时间和TAM宽度为目标进行优化,运用非支配排序目标遗传算法(NSGA-II)对模型进行求解,并采用ITC02标准电路中的d695电路为实例进行验证,结果表明该方法与基于SA、ILP算法相比,能够在降低SOC测试时间上获得较为理想的效果,并且降低相应的测试功耗,证明本实验方法切实可行。 相似文献
55.
在系统芯片SoC测试中,存储器的可靠性测试是一项非常重要内容.IEEE Std 1500是专门针对嵌入式芯核测试所制定的国际标准,规范了IP核提供者和使用者之间的标准接口.基于此标准完成针对SoC存储器的Wrapper测试壳结构和控制器的设计.以32×8的SRAM为测试对象进行测试验证.结果表明,系统能够准确的诊断出存储器存在故障. 相似文献
56.
嵌入式存储器在SOC中所占的面积比越来越大,同时也对嵌入式存储器测试技术提出了新的挑战.IEEE 1500标准为IP核设计商与集成商制订了标准的测试接口.基于此标准,本文完成了针对嵌入式存储器的测试外壳与具有兼容性的控制器的设计,以SRAM和ROM为测试对象进行验证,测试结果表明,该系统能准确地检测存储器存在的故障. 相似文献
57.
板级SRAM的内建自测试的设计,是为了确保板级SRAM的可靠性。考虑到板级SRAM各种故障模型,选择使用MarchC-SOF算法,其对呆滞故障、跳变故障、开路故障、地址译码器故障和字节间组合故障有100%的故障覆盖率,优化面向"字节"的MarchC-SOF算法和扩展延时元素后,算法可对SRAM进行字节内组合故障和数据维持力故障测试。同时在只增加少量成本的情况下,使用FPGA构成存储器的BIST控制器,可以满足SRAM的可测性的要求。 相似文献
58.
火线(IEEE—1394)用于虚拟仪器的研究 总被引:4,自引:0,他引:4
虚拟仪器发展中提出了三项基本要求:开放式工业标准性、互换性和互操作性。文中从这三项要求出发,指出了虚拟仪器发展中的问题,提出了将计算机外设广泛应用的火线(IEEE1394)用于虚拟仪器的方案,介绍了火线的技术特点,探讨了火和于虚拟仪器的前景、形式和要做的工作。 相似文献