一种带氧化槽的双栅LDMOS

提出了一种带氧化槽的双栅体硅LDMOS结构(DGT LDMOS).在漂移区中引入一个氧化槽,在该槽上形成埋栅,同时形成一个槽栅.首先,双栅形成双导电沟道,减小了比导通电阻;其次,氧化槽折叠了漂移区,这不仅调制了电场的分布,而且提高了漂移区的优化浓度,有效提高了击穿电压,降低了比导通电阻.采用二维数值仿真软件MEDICI,对器件参数进行仿真和优化设计.结果表明,相对于普通体硅LDMOS(SG LDMOS),该结构的比导通电阻下降了56.9％,击穿电压提高了82.4％.在相同尺寸和击穿电压下,相对于单槽栅体硅LDMOS(SGT LDMOS),DGT LDMOS的比导通电阻下降了35.4％.     

基于二分校准的混合型数字脉宽调制器

提出了一种基于混合型数字脉宽调制器(HDPWM)的带延迟线二分法校准机制的新电路结构,能有效地提高DPWM的线性度。详细介绍了混合型DPWM的工作原理,阐述了基于二分法机制的自校准电路的整体结构。分析了该结构的后仿真结果,并与带延迟锁相环(DLL)结构的DPWM的后仿真结果相比较。在32 MHz的时钟下,该电路成功实现了开关频率为2 MHz的数字DC-DC变换器中的9-bit DPWM。该电路基于0.13μm 1.2V CMOS工艺实现,最大差分非线性(DNL)仅为0.136 LSB,积分非线性(INL)为0.15 LSB。     

一种基于位交错结构的亚阈值10管SRAM单元

提出了一种基于位交错结构的亚阈值10管SRAM单元,实现了电路在超低电压下能稳定地工作,并降低了电路功耗。采用内在读辅助技术消除了读干扰问题,有效提高了低压下的读稳定性。采用削弱单元反馈环路的写辅助技术,极大提高了写能力。该10管SRAM单元可消除半选干扰问题,提高位交错结构的抗软错误能力。在40 nm CMOS工艺下对电路进行了仿真。结果表明,该10管SRAM单元在低压下具有较高的读稳定性和优异的写能力。在0.4 V工作电压下,该10管SRAM单元的写裕度为传统6管单元的14.55倍。     

一种面向可容错应用的低功耗SRAM架构

提出了一种面向可容错应用的低功耗SRAM架构。通过对输入数据进行预编码,提出的SRAM架构实现了以较小的精度损失降低SRAM电路功耗。设计了一种单端的8管SRAM单元。该8管单元采用读缓冲结构,提升了读稳定性。采用打破反馈环技术,提升了写能力。以该8管单元作为存储单元的近似SRAM电路能够在超低压下稳定工作。在40 nm CMOS工艺下对电路进行仿真。结果表明,该8管单元具有良好的稳定性和极低的功耗。因此,以该8管单元作为存储单元的近似SRAM电路具有非常低的功耗。在0.5 V电源电压和相同工作频率下,该近似SRAM电路的功耗比采用传统6管单元的SRAM电路功耗降低了59.86%。     

一种自校准全数字TDC的设计

随着工艺技术的进步,基于CMOS工艺的全数字时间数字转换器(TDC)受到了广泛关注,在测量、测距、计量等领域得到了广泛应用。提出了一种具有自校准算法、结构简单、测量精度稳定的全数字TDC设计方案。可通过专用全数字集成电路设计流程进行快速设计并实现,电路具有面积小、功耗低、成本低、可移植性强等优点。使用Verilog HDL语言进行RTL级描述,运用Design Compiler进行综合,产生门级网表,通过VCS和Hspice进行仿真验证。应用自校准算法后,与现有的TDC设计方法相比,电路的INL得到了明显提高,满足大量程、稳定精度的测量要求。     

一种基于PMBus协议的总线控制器的设计

现今电力电子技术中的子系统已被集成到整个系统中,数字电源技术有助于降低开关损耗并管理系统复杂的功耗来源。为了优化数字电源系统,必须在电源子系统之间建立标准化的通信方式。在英特尔公司基于I2C总线的系统管理总线规范SMBus以及其改进版本PMBus中,对传统电源系统中的功耗、裕度等相关功率测试均需手动改变无源组件和每个测试用例的额外设置,使得系统级电源管理的设计非常麻烦,基于此,利用PMBus总线规范设计一种总线从控制器,并通过主机与之通信验证其功能,最终实现数字集成电路的物理版图,为数字电源简化设计提供了一种经济有效的方法。     

分布式虚拟环境中的问题与对策

分布式虚拟环境(DEV)技术可以使人们置身于机器创造的虚拟世界中。是目前十分活跃的一个研究领域,并有着极其广泛的应用前景。文章介绍了DEV的组成元素及这些元素之间的关系,分析了阻碍DEV发展的主要问题,以及这些问题的状态和原因。最后提出了解决问题的一些对策与方法。     

一种基于FPGA的感知量化卷积神经网络加速系统设计

近年来,卷积神经网络(CNN)在机器视觉等方面取得了巨大成功.为提升嵌入式设备上运行CNN的速度和能效,本文针对LeNet-5网络模型,先对该网络模型进行感知量化训练,特征图和权重量化为8位整型数据.然后设计一种卷积神经网络加速器系统,该片上系统(SoC)采用Cortex-M3为处理器,所提出的系统处理一张MNIST图...     

基于脉冲跨周期调制的DC-DC变换器自适应电压调节技术

为实现减小数字电路的供电电压来降低其能量消耗的目的,该文提出基于脉冲跨周期调制(PSM)的DC-DC变换器自适应电压调节(AVS)技术。AVS技术通过追踪和探测关键路径复制(CPR)的延迟时间自适应地调节数字电路的供电电压。同时,具有自适应占空比的PSM调制模式(APSM)被用来改善轻负载下变换器输出电压的纹波和效率。实验结果显示,当负载工作频率在30～150 MHz范围内变化时,输出电压在0.6～1.5 V之间稳定输出。和传统的固定工作电压相比,该文设计的DC-DC变换器最大可节省83%的能耗。