共查询到18条相似文献,搜索用时 93 毫秒
1.
传统FPGA模拟退火布局算法中衡量布局质量的时延代价计算是以各自布局的关键路径时延为基础的,在一定条件下并不能准确地反映实际布局变化情况.为此,提出一种统一关键路径时延为基准FPGA模拟退火布局算法.该算法设置了统一关键路径时延基准,通过引入惩戒系数来降低关键路径时延增加的布局方案被接受的概率,根据惩戒系数对关键路径时延收敛效果的影响制定了基准值设置标准,得到了与布局变化相匹配的时延代价函数.实验验证了文中算法的有效性. 相似文献
2.
3.
4.
随着集成密度的增大以及工作电压的降低,基于SRAM的FPGA芯片更加容易受到单粒子翻转的影响。提出了一种基于通用布局布线工具VPR的抗辐射布线算法,通过改变相关布线资源节点的成本函数,来减少因单粒子翻转引起的桥接错误,并与VPR比较下板测试结果。实验结果表明,该布线算法可以使芯片的容错性能提升20%左右,并且不需要增加额外的硬件资源或引入电路冗余。 相似文献
5.
6.
7.
为了避免伪布尔可满足性算法在布线过程中带来的增加转换成本的负面影响,提出了一种用于FPGA的新的布线算法,该算法结合了伪布尔可满足性算法与几何布线算法的优点。在布线过程中,先选用PathFinder这种几何布线方法对FPC}A进行布线,如果不能成功再采用伪布尔可满足性算法。并在布线流程中增加了静态对称破缺技术对伪布尔约束进行预处理,侦测并破缺其中的对称,从而达到减少搜索路径,消减成本的目的。初步的实验结果表明,这种混合布线方法可以显著减少运行时间,加速求解过程,并且对整体方案无不良影响。 相似文献
8.
FPGA布局在自动化设计中起到了十分关键的作用。将粒子群蚁群混合算法应用于FPGA布局问题,针对MCNC基准电路进行布局实验,并与模拟退火算法(SA),模拟退火与遗传混合算法(GASA)及蚁群算法(ACO)等进行了对比。结果表明该布局方法具有较好的性能。 相似文献
9.
本文提出了一种门阵列的布局与全局布线的合并算法(简称合并算法)。合并算法将布局和全局布线两过程合为一体,在布局的过程中考虑全局布线,同时利用布线信息指导布局,从而有效地利用了布局和全局布线信息,以较少的代价获得全局优化结果。合并算法成功地克服了传统的布局和全局布线分阶段设计的布图设计模式所固有的缺点。 相似文献
10.
一种带时延约束的FPGA布局算法 总被引:1,自引:0,他引:1
基于SRAM编程结构的FPGA由于编程MOS管的导通电阻与ASIC相比连线时延较大,为使电路能正常工作,很多情况下设计者必须对电路中某些路径的延迟作出限制,例如,地某些关键路径,要求时延小于某个值,或对一组路径,要求其中任意2条路径的进在东大于某个值,提出的一种能考虑这些时间约束条件的FPGA模拟退火布局算法--PTCP,用约束条件指导模拟退火的方向,为了提高实现约束条件的成功率和获得更优化的结果 相似文献
11.
12.
13.
14.
15.
16.
17.
在数字货币、区块链、云端数据加密等领域,传统以软件方式运行的数据加解密存在计算速度慢、占用主机资源、功耗高等问题,而以Verilog/VHDL等方式实现的现场可编程门阵列(FPGA)加解密系统又存在开发周期长、维护升级困难等问题。针对3DES算法,提出一种基于OpenCL的FPGA加速器设计方案。设计具有48轮迭代的流水并行结构,在数据传输模块中采用数据存储调整、数据位宽改进策略提高内核实际带宽利用率,在算法加密模块中采用指令流优化策略形成流水线并行架构,同时采用内核矢量化、计算单元复制策略进一步提高内核性能。实验结果表明,该加速器在Intel Stratix 10 GX2800上可获得111.801 Gb/s的吞吐率,与Intel Core i7-9700 CPU相比性能提升372倍,能效提升644倍,与NvidiaGeForce GTX 1080Ti GPU相比性能提升20%,能效提升9倍。 相似文献