一款适于音频ADC的共源共栅放大器设计

设计了一款适合于16位Sigma-delta调制器的增益增强型共源共栅运算放大器.该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反馈电路,并采用增益提高技术提高放大器的增益.运算放大器采用和舰0.35um mixed-signal CMOS工艺设计,直流增益可达到97.7dB;负载电容为4 pF时,单位增益频率为203MHz,满足了对模数转换器高速度和高精度的要求.     

应用于激光测距系统的高增益集成运放设计

激光测距技术广泛用于军事、工业、航空航天等领域,近年来其对测量精度的要求越来越高。脉冲测距接收芯片是整个系统的核心,而高增益运放是该芯片设计的关键。文中设计了一种基于该应用的高增益集成运放。运放采用折叠共源共栅与两级级联技术实现了高增益,以及宽摆幅技术来提高偏置电路信号摆幅。在传统密勒补偿电路基础上,加入缓冲器来消除零点,从而提高相位裕度。最后,对电路进行了小信号建模分析和计算机仿真验证。Cadence Spectre仿真结果表明,在1.8V电源电压5pF负载下,基于TSMC0.18μm CMOS工艺模型,运放的开环直流增益为130.4dB,单位增益带宽为16.18MHz,相位裕度为58.1°,功耗仅为0.25mW。     

高速CMOS可编程分频器的研究与设计

本文通过对CMOS可编程分频器原理的分析与研究,提出了一种新的可实现任意分频的可编程分频器结构,这种结构大大提高了可编程分频器的输入带宽,同时功耗不大,抗干扰能力强,可适用于锁相环、频率综合器的设计中.该设计在宏力CMOS 0.18um工艺下通过仿真和验证,输入频率可以达到3.3G Hz.     

高增益轨对轨运算放大器的设计实现

为提高运放性能和增大输入输出信号动态范围,往往采用轨对轨输入输出结构的运放。介绍了一款基于0.35umCMOS工艺设计的恒定跨导轨对轨输入/输出运算放大器,不同于传统的输入结构,该电路采用了一种改进的输入结构和CLASSAB输出结构,两级的折叠共源共栅运放,其输入和输出均能工作在轨对轨的范围内。仿真结果表明该电路在整个共模电平范围内直流增益大于90dB,输出摆幅可达到100mV~vdd-100mV,功耗仅为300uW。电路结构简单紧凑,实现了在整个共模电平范围内的高增益,可广泛应用于精密放大领域。     

高增益轨对轨运算放大器的设计实现

为提高运放性能和增大输入输出信号动态范围,往往采用轨对轨输入输出结构的运放。介绍了一款基于0.35um CMOS工艺设计的恒定跨导轨对轨输入/输出运算放大器,不同于传统的输入结构,该电路采用了一种改进的输入结构和CLASS AB输出结构,两级的折叠共源共栅运放,其输入和输出均能工作在轨对轨的范围内。仿真验证结果表明该电路在整个共模电平范围内直流增益大于90dB,输出摆幅可达到100mV～vdd-100mV,功耗仅为300uW。电路结构简单紧凑,实现了在整个共模电平范围内的高增益,可广泛应用于精密放大领域。     

一种适于Sigma-Delta ADC的高增益放大器的设计

设计了一种应用增益增强技术和斩波稳定技术的全差分折叠式共源共栅运算放大器。整体放大器采用了折叠式共源共栅结构,主运算放大器采用增益增强技术和开关电容共模反馈,两个辅助运算放大器采用连续时间共模反馈以实现高增益。此外,还采用了斩波稳定技术,在放大器的前后加入斩波开关,达到了滤除低频噪声的效果。在基于SMIC 55nm工艺库,电源电压3.3V下,在Cadence平台利用Spectre进行模拟仿真,仿真结果表明：等效输出噪声低频处的噪声被滤除,运算放大器的增益为116.9dB,相位裕度为72°,单位增益带宽为355MHz,能够使放大器应用于低频域,能够满足Sigma-Delta调制器对于音频频域的设计需要。     

基于EWB 0.6μm CMOS运放设计

根据运放的结构原理及理论指标要求设计一个基于0.6μm CMOS运算放大器。并采用EWB仿真软件仿真运放的各主要指标。指标包括运放的静/动态仿真分析、共/差模抑制比仿真分析。最后参考设计指标要求将仿真结果与理论计算结果相比对,设计出稳定的运放电路。     

一种用于流水线ADC中的全差分运算放大器

提出了一种高增益、高稳定性全差分运算放大器,采用稳定的共模反馈结构.该运算放大器由一个折叠式运放和一个共源增益级构成,并对运放和共模反馈环路都进行了密勒补偿,实现了运放和共模反馈环路,同时具有高增益和足够的相位裕度.经仿真可得,负载为5pf时,运放的开环增益97.64dB,单位增益带宽27.74MHz,相位裕度86.87°,输出摆幅5.1V,建立时间80ns(90%),共模反馈环路同样具有高增益和高相位裕度,非常适合用于高精度流水线式A/D转换器中的级间增益电路和采样保持电路.     

一种基于低压CMOS技术的高压容限电源模块设计

设计了一种电源输入模块,可承受高达两倍单管工艺极限电压的供电电压。该模块使用共源共栅结构和偏置跟踪技术,基于0．35μm、5V的低压CMOS工艺,可耐受高达12V的供电电压输入。该模块可用于高度集成的电源管理芯片,使之能适用于多种电源,并能消除瞬态过电压给芯片内部电路带来的影响。     

IrDA中高增益CMOS共栅前置放大器

提出了一种应用于IrDA的高增益CMOS共栅前置放大器.与传统的共源共栅结构不同,该电路采用宽摆幅共源共栅作负载以获得高增益.从理论上对电路的可行性进行了分析,采用CSMC 0.6μm CMOS工艺的仿真结果表明该电路具有110.3dBΩ的增益,105kHz的带宽,电路功耗仅为200μW.     

适用于高频调谐器的可变增益放大器设计

本文介绍了可变增益放大器的一些典型电路,采用0.18!m标准CMOS工艺设计了适用于DVB-C标准的高频调谐器中的可变增益放大器,运用Mentor公司的Eldo工具对电路进行了仿真,仿真结果达到低功耗、低噪声、宽增益范围的设计要求。     

一种工作在亚阈值区的CMOS基准电压源设计

提出了一种在低电源电压下工作的CMOS电压基准源,其基准电路采用工作在亚阈值区的nMOS晶体管和自偏置的共源共栅晶体管组合,该电路基准电流产生部分采用两个负反馈回路,确保了基准电流的稳定性.该电路采用标准的0.5 μm CMOS工艺,用Cadence中的Spectre仿真.在fs工艺角下,27℃时基准电压为1.52 V,在120℃范围内(-20℃～100℃)的温度系数可低至31.33 ppm/℃.     

3～5GHz超宽带可变增益CMOS低噪声放大器的设计

基于TSMC 0.18μm RF CMOS工艺,设计了一款工作在3 GHz～5 GHz的增益连续可调CMOS低噪声放大器。采用RC电阻负反馈式结构以获得良好的输入匹配和噪声性能。通过改变第二级MOS管的偏流,在工作频段内获得了36.5 dB的连续增益可调。     

可编程运放构成的采样—保持电路的设计

在非电量测量、巡回检测等控制系统中,一般都采用采样—保持器,而实现采样—保持功能的器件不少,也有各种不同的设计方法,有的已做成功能块。本文介绍一种使用F3080A可编程运算放大器构成采样—保持器的设计方 1 采样—保持电路(S/H)性能要求 采样—保持电路是由模拟信号输入、输出级和受外部逻辑指令信号控制的开关组成的电路,如图1所示。此电路用来采集某一特定瞬间的模拟辅入信号,并根据需要保持所采集的电压值,采样的时间间隔和保持持续时间均可     

3 GHz CMOS低噪声放大器的优化设计

基于0.18 μm CMOS工艺,采用共源共栅源极负反馈结构,设计了一种3 GHz低噪声放大器电路.从阻抗匹配及噪声优化的角度分析了电路的性能,提出了相应的优化设计方法.仿真结果表明,该放大器具有良好的性能指标,功率增益为23.4dB,反向传输系数为-25.9 dB,噪声系数为1.1 dB,1dB压缩点为-13.05 dBm.     

适用于流水线ADC采样保持电路的设计

文章介绍了一种适用于10位40MS/s流水线AID转换器的采样/保持(S/H)电路.整个电路的设计基于TSMC的0.25um工艺,在电源电压为2.5V的情况下,采样信号全差分幅度为1V.通过采用全差分flip-around结构,而非传统的电荷传输构架,因而在同等精度下,大大降低了功耗.为了达到高精度,高采样速率的要求,该S/H电路采用高增益,宽带宽的的两级运算放大器.     

集成运放的分类及选用

现在.国内外的半导体制作厂家所生产的集成运放种类繁多,但却不存在理想型的运放。有些运放某种特性(如:低功耗)较好,而另外的特性(如转换速率等)较差,两个方面不能同时满足,因此,各种运放各有不同的特性。在电子制作中,从众多品种选出自己所适用类型运放是一个十分重要的事情。下面我们从     

0.18μm CMOS带隙基准电压源的设计

基准电压源可广泛应用于A/D、D/A转换器、随机动态存储器、闪存以及系统集成芯片中.使用0.18 μm CMOS工艺设计了具有高稳定度、低温漂、低输出电压为0.6 V的CMOS基准电压源.     

折叠式共源共栅放大级的增益提升方法

折叠式共源共栅结构在折叠处引进的电流源降低了输出电阻,从而使增益大幅度降低.针对这一缺陷,论文提出的设计思路是用电流镜代替折叠式,避免输出电阻的下降,扶而使增益得到提升.分析和仿真表明,改进的结构能在保持功耗、频响、芯片面积等各方面性能相同的情况下有力地提升了增益.     

基于SOC应用的运算放大器IP核设计

基于SOC应用,采用TSMC 0.18μm CMOS工艺,设计实现了一个低电压、高增益的恒跨导轨到轨运算放大器IP核.该运放采用了一倍电流镜跨导恒定方式和新型的共栅频率补偿技术,比传统结构更加简单高效.用Hspice对整个电路进行仿真.在1.8V电源电压、10pF负载电容条件下,其直流开环增益达到103.5dB,相位裕度为60.5度,输入级跨导最大偏差低于3%.