一种可重用于不同总线的验证IP的方法

随着市场压力逐渐增大,设计验证的效率已经成为芯片设计领域中关注的焦点之一。传统的设计验证方法已经很难满足当前对芯片设计的要求,本文提出了一种综合了多种验证方法的可重用于不同总线的验证IP的方法来提高对IP设计验证的效率。     

基于RVM的可重用测试方法及应用

介绍了如何运用Synopsys提供的层次化验证方法来快速搭建高质量验证平台,通过将验证模块部分或全部重用到系统级芯片（SoC）验证平台中,大大减少了验证平台的搭建时间,提高了验证环境的执行效率;最后,以一个异步串行通信接口模块UART为例,描述了如何快速搭建一个系统级验证平台.     

可重用IP核验证方法研究

高效、可靠、全面的验证工作是可重用IP核开发成功的保证。本文针对可重用IP软核的验证过程进行研究,主要从RTL级功能验证、静态时序分析和RTL级与网表之间的形式化验证三个方面入手,研究了当前主流的验证方法,分析各种方法的优点和存在的缺陷,并给出了建议性的解决方法。     

基于RVM的可重用测试方法及应用

介绍了如何运用Synopsys提供的层次化验证方法来快速搭建高质量验证平台,通过将验证模块部分或全部重用到系统级芯片（SoC）验证平台中,大大减少了验证平台的搭建时间,提高了验证环境的执行效率;最后,以一个异步串行通信接口模块UART为例,描述了如何快速搭建一个系统级验证平台。     

基于VMM的SOC可重用验证平台设计

当前集成电路设计规模空前增长,对验证提出了巨大挑战,搭建组件化和可重用的验证平台已逐渐被业界采用。以一款接入交换机芯片验证为例,介绍了应用VMM方法学搭建基于subenv的组件化和可重用的验证平台的方法和原则。项目实践表明此方法可以极大地提高验证效率。     

一种基于UVM面向RISC CPU的可重用功能验证平台

以UVM验证方法学和UVM1.1标准库为基础建立验证环境, 按照面向方面的模式分离功能、时序和结构属性, 设计参考模型, 在事务级利用知识库自动产生高功能覆盖率效果的测试用例。面向RISC CPU的功能验证实现领域重用, 以PKU-DSPII为例建立完整的验证平台。实验结果表明, 可重用性得到大幅提升, 且测试用例的覆盖率效果提升约7%。     

基于NanoSim-VCS的芯片级混合信号验证

在混合信号系统芯片设计过程中,复杂的全芯片系统验证以及数字单元和模拟IP电路间的接口节点分析成为设计的瓶颈.提出一种基于NanoSim-VCS的混合信号验证方法,以SHU-MV06芯片为具体对象,对一个包括Verilog和SPICE的数模混合系统设计进行验证.这一验证方法在仿真的速度和精度间进行折衷,在保证一定精度的基础上大大缩短了仿真时间,提高了验证效率,使设计人员在早期仿真阶段就能及时发现设计中的问题,改进了设计质量.采用此方法验证的数模混合系统级芯片SHU-MV06一次流片成功,表明了此方法的正确性和有效性.
      

盲点监视器在汽车电控主动安全系统中的应用

随着经济的发展,汽车在人们的生活中扮演着越来越重要的角色。然而,交通安全问题也随之越来越凸显,因此,现代汽车安全设计,不仅要在事故发生时尽量减少乘员受伤的机率,而且更重要的是要在舒适和轻松的驾驶条件下帮助驾驶员避免事故的发生。本文介绍汽车电控安全系统中应用的又一主动安全技术—盲点监视器（BSM）。     

基于网络监视器的网络实验设计

本文介绍了网络监视器的基本功能,提供了用网络监视器设计网络实验的基本方法及已开设的网络实验项目,并通过一个具体实例分析实验结果.     

基于片上网络资源节点的通信协议研究

为了克服总线架构的SoC设计方法不能有效解决片内多处理器系统的通信问题,应用NoC(片上网络)将计算机网络技术移植到芯片设计中,提出了一种适宜于片上网络资源节点通信的单向总线架构。借鉴以太网数据帧格式定义了数据传输协议,利用软核处理器MicroBlazer作为主资源节点,Flash控制器和RS232串口控制器作为从资源节点,在Xilinx FPGA开发板上验证了单向总线架构的可行性。该总线易于扩展资源节点,可实现主资源节点对两个及两个以上从资源节点的同时访问。实验证明,本设计单向总线结构简单,资源节点易于扩展,提高数据传输速率,增强系统性能。     

基于SoC的GNSS接收机多系统兼容技术研究

分析了GPS,GLONASS,BD,Galileo多系统兼容的意义、可行性和关键问题,提出了基于SoC的GNSS接收机多系统兼容方法,通过中频采样技术、扩展时频二维展开的微弱信号快速捕获技术及基于存储码技术的相关通道、基于SoC的信号处理等方法,解决多系统在采样、捕获、跟踪、处理等方面的兼容问题;前端配备兼容型天线和射频,实现了多卫星导航系统兼容;并给出了基于SoC的GNSS接收机多系统兼容的实现结构及处理流程,搭建验证系统,实现了对各导航信号的兼容跟踪.     

一种高集成度吸排油烟机监控器的实现

描述了作者设计的一种用于全自动吸排油烟机专用集成电路控制器的自动报警、自动监控、延时开关等功能,给出了该专用集成电路的典型应用电路及操作方法.该电路具有价格低廉、外部元件少等特点.     

集成电路设计产业产品创新趋势研究——国际片上系统（SOC）IP核发展现状及对策分析

基于国际集成电路设计产业的分析，系统阐述了国际SOCIP核的发展状况，指出SOC设计将是集成电路设计企业技术创新的发展方向。提出了一些国际SOCIP核发展的对策，包括口核标准化、SOC技术平台开发及加强与Foundry的合作。     

构造SoC级透明路径的0-1规划方法

为解决如何以低面积开销为系统芯片(SoC)构建透明路径测试访问机制从而有效进行测试复用的问题,提出了SoC级透明路径构建方法,将透明路径构建问题转化为0-1规划问题,同时考虑测试调度,以缩短测试加载时间和减小面积开销为优化目标,利用IP模块内部的透明路径和模块间互连关系为每个待测模块构建测试访问通路。实验结果表明:该透明路径构建方法的面积开销比Ghosh方法降低50%,测试加载时间比Yoneda方法大大缩短,验证了该方法的有效性。     

基于三层逻辑的VIA设计

在此提出了基于三层逻辑构架模式设计HVIA(硬件VIA),并给出了HVIA的2个核心组成邵分Kernel Agent和Oueue的HDL描述,旨在设计具有高性能的HVIA通道．     

自保持接口在模拟芯核虚数字化测试中的优化

数模混合片上系统(SoC)正逐步成为片上系统的主导,而其中模拟芯核的测试问题是研究的难点之一。利用自保持模拟测试接口(SHATI)可以实现模拟芯核对外接口虚数字化,对其进行并行测试。该文对自保持模拟测试接口进行了面积优化,以减少片上DFT(design for test)面积开销,并利用Hspice仿真实验验证了面积改进的可行性。同时,针对并行测试的测试激励调度问题,该文给出了测试时序设计的优化算法,并通过实际示例验证了算法的可行性。     

降低系统芯片测试时间的芯核联合测试方案

引入扩展的模式游程(x PRL)编码技术,通过无关位的动态传播策略以提高测试数据压缩效率.在此基础上,将系统芯片的多个芯核测试集联合为单一的测试数据流,用x PRL编码技术实施压缩,提出一种可重配置的串行扫描链结构,实现多核测试模式的联合应用.对嵌入6个大的ISCAS’89基准电路的样本系统芯片（SoC）应用建议的联合测试方案.结果表明,与传统芯核测试集独立压缩与应用技术相比,该方案不仅提高了测试数据的压缩性能,而且减少了扫描测试中的冗余移位和捕获周期,从而有效降低了SoC的测试应用时间.