共查询到18条相似文献,搜索用时 62 毫秒
1.
低噪声CMOS环型压控振荡器的设计 总被引:3,自引:3,他引:3
应用增益补偿技术,设计了一种结构新颖的CMOS单端反相器环形压控振荡器,该电路具有较低的压控增益,较好的线性,较强的噪声抑制能力。采用lstsilicon 0,25μmCMOS工艺进行仿真,结果显示:在偏离中心频率600kHz处的相位噪声为一108dBc。 相似文献
2.
3.
4.
提出了一个基于0.18μm标准CMOS工艺实现的四级差分环形压控振荡器.全差分环形压控振荡器采用带对称负载的差分延时单元.仿真结果表明,压控振荡器的频率范围在最坏情况为0.21~1.18GHz;偏离中心频率10MHz情况下,压控振荡器的相位噪声为-118.13dBc/Hz; 1.8V电源电压下,中心频率为600MHz时,压控振荡器的功耗仅有4.16mW;版图面积约为0.006mm2.可应用于锁相环和频率综合器设计中. 相似文献
5.
对影响压控振荡器(VCO)线性度的因素进行了研究,并提出了一种适用于2.4GHz ISM频段的高调节线性度的CMOS LC VCO结构。新的VCO结构采用两个控制端,分别控制一对p /n-well变容管和一对MOS变容管。该VCO输出两个波段,调节非线性度分别为1.45%和1.74%,总调节范围为2.33~2.72 GHz,功耗为15mW,芯片面积为534×540μm2。结果表明,新的电路结构使得VCO的调节非线性度降低到通常只用一对变容管的VCO的一半以下,同时极大地减小了调节范围内相噪声的波动,有效地提高ISM频段内多种无线通信标准的射频收发机的性能。 相似文献
6.
采用0.18 μm CMOS工艺,设计了一种基于微带传输线的旋转行波压控振荡器(RTWO)。采用λ/4差分传输线代替传统交叉耦合反相器对的PMOS负载管;通过电磁场建模并优化,获得了高Q值的谐振腔模型,提高了RTWO电路的振荡频率;解决了RTWO电路旋转波形不确定的问题,电路能逆时针起振旋转。该旋转行波压控振荡器的电路版图尺寸为980 μm×1 150 μm。在1.2 V电源电压下,电路输出波形相邻相位差为45°,功耗为24 mW。振荡频率调谐范围为14.06~14.73 GHz,压控电路振荡于14.5 GHz时,其相位噪声为-95 dBc/Hz@1 MHz。 相似文献
7.
8.
低相位噪声、宽调谐范围LC压控振荡器设计 总被引:1,自引:0,他引:1
基于开关电容和MOS可变电容相结合的电路结构,设计了一种分段线性压控振荡器,很好地解决了相位噪声与调谐范围之间的矛盾.另外,在尾电流源处加入电感电容滤波,进一步降低相位噪声.采用TSMC 0.18(m CMOS工艺,利用Cadence中的SpectreRF对电路进行仿真,当电源电压VDD=1.8V时,其中心频率为1.8GHz,可调频率为1.430~2.134GHz,调谐范围达到37%,在偏离中心频率1MHz处,相位噪声为-131dBc/Hz,静态工作电流为5.2mA. 相似文献
9.
设计了一种全差分高速环形压控振荡器(VCO).该VCO有三级,每一级的增益是快慢通路增益的矢量叠加和,快慢通路的增益由底部电流源决定,差分控制电压通过镜像电流源控制快慢通路的各自电流,最终实现对振荡频率的调节.分析了VCO的工作原理及其相位噪声.电路采用TSMC公司0.18μm标准CMOS工艺制作.测试结果显示:芯片工作频率为10.88~11.72GHz,相位噪声为-101dBc/Hz@10MHz,输出信号抖动为3.8ps rms,在1.8V电源电压下的直流功耗约为75mW.该VCO可以应用于锁相环和频率合成器中. 相似文献
10.
设计了一种全差分高速环形压控振荡器(VCO).该VCO有三级,每一级的增益是快慢通路增益的矢量叠加和,快慢通路的增益由底部电流源决定,差分控制电压通过镜像电流源控制快慢通路的各自电流,最终实现对振荡频率的调节.分析了VCO的工作原理及其相位噪声.电路采用TSMC公司0.18μm标准CMOS工艺制作.测试结果显示:芯片工作频率为10.88~11.72GHz,相位噪声为-101dBc/Hz@10MHz,输出信号抖动为3.8ps rms,在1.8V电源电压下的直流功耗约为75mW.该VCO可以应用于锁相环和频率合成器中. 相似文献
11.
12.
13.
14.
15.
In this paper, we present a novel oscillator (OSC) design. Bandpass filters, which can suppress harmonics, are incorporated into a co‐design with an OSC to improve the OSC phase noise and harmonic rejection. The proposed OSC/bandpass filter co‐design achieves a phase noise of ?130.1 dBc/Hz/600 kHz and harmonic rejection of 37.94 dB and 40.85 dB for the second and third harmonics, respectively, as compared to results achieved by the OSC before co‐design of ?101.6 dBc/Hz/600 kHz and 21.28 dB and 19.68 dB. Good agreement between the measured and simulated results is achieved. 相似文献
16.
提出了一种高电源抑制能力(PSR)、低噪声的低压差调节器结构。利用电流镜和压控电流源技术,消除一个低频极点,提高LDO系统稳定性。1 kHz时PSR可达到100 dB以上,1 MHz时PSR高于40 dB,最大电流输出能力为150 mA。另外,电路中具有启动电路和限流电路,可以有效地保证电路正常工作。基于TSMC 130 nm低功耗工艺流片,流片结果表明,芯片噪声特性良好。稳定性较高,并具有很高的电源抑制能力,有效地保证了系统指标。 相似文献
17.
18.
一种用于高速锁相环的新型CMOS电荷泵电路 总被引:5,自引:0,他引:5
提出了一种适用于高速锁相环电路的新型CMOS电荷泵电路。该电路利用正反馈电路提高电荷泵的转换速度,利用高摆幅镜像电流电路提高输出电压的摆动幅度,消除了电压跳变现象。电路设计和H-SPICE仿真基于BL 1.2μm工艺BSIM3、LEVEL=47的CMOS库,电源电压为2V,功耗为0.1mW。仿真结果表明,该电路可以很好地应用于高速锁相环电路。 相似文献