FPGA实现DDR内存条的控制

随着存储数据量的日益加大以及存储速度的加快,大容量的高速存储变得越来越重要.内存条既能满足大容量的存储又能满足读写速度快的要求,这样使得对内存条控制的应用越来越广泛.首先介绍了内存条的工作原理,内存条电路设计的注意事项,以及如何使用FPGA实现对DDR内存条的控制,最后给出控制的仿真波形.     

内存条的结构与应用研究

采用大容量的存储器扩大单片机数据空间，常用的器件有：RAM、FLASH RAM、NVRAM以及DRAM。其中，DRAM具有容量特点大、价格低的优点。介绍了内存条的刷新原理和工作时序，详细讨论了89C51单片机与内存条接口设计的方法。最后采用ispLSI1032进行了集成处理，简单可靠，可使单片机系统拥有大容量的数据存储空间。     

SDRAM及其可编程逻辑器件控制

对计算机内存 SDRAM的内部结构 ,主要信号及其时序控制作了详尽的介绍。提出了用可编程逻辑器件作为逻辑控制芯片对内存条进行控制 ,从而使在工程项目中使用计算机内存条成为可能 ,为需要大容量高速存储器的电子设计提供了一种新的思路。     

基于SIMM内存条的大容量图像帧存器设计

图像帧存储是数字图像系统的核心部件,它具有存储容量大和工作刷新速度快的特点。本文分析了由ＤＲＡＭ构成的图像帧存储器数据总线和地址总线的设计特点,介绍了采用廉价的微机用ＳＩＭＭ内存条来设计大容量图像帧存储器的方法。进一步提出通过合理安排地址可以充分利用ＳＩＭＭ内存条的额定存储容量,实现了既经济又高效的图像帧在存储器。     

带应急烧毁功能的高速存储模块设计与实现

针对当前人们对存储系统大容量、高速率、数据安全性的新要求,文章提出了一种带应急烧毁功能的高速大容量存储模块的设计方案。系统采用NAND型Flash实现大容量存储阵列,以PCI总线为通信接口,以FPGA为控制核心,通过对多片NAND Flash的逻辑控制实现数据的高速大容量存储。文章提出了NAND Flash芯片并行操作、流水线技术等关键技术,以确保存储系统能够满足高带宽、高速率读写需求;给出了应急数据自烧毁的电路设计,可从物理上烧毁存储核心关键数据的存储芯片,以保证系统数据的安全。测试结果表明,模块工作性能稳定,可以满足高速率和应急烧毁功能的要求。     

基于DSP高速外扩flash的高精度数据采集系统

为了满足微固体模态陀螺对数据进行数字处理需要的大量的高精度数据的要求,设计了一种高精度大容量数据采集系统。该系统包括控制单元即DSP芯片TMS320F2812、高精度数据转换芯片AD7656以及大容量数据存储FLASH芯片K9F1G08UOB。该系统已经进行了阶段模拟测试,测试结果显示精度达到10-3mV数量级,可以满足系统需求,为后续数据处理以及分析提供了宝贵的数据材料。     

大容量机载存储系统设计与仿真评价

针对航电系统中的大容量高带宽存储和机载模块通用性问题, 通过研究机载存储系统架构, 提出了通用扩展机载存储系统架构, 满足机载存储模块的通用性需求。在分析该架构下SIL3132控制器工作原理和机载存储系统关键技术基础上, 设计并实现了基于VxWorks的大容量机载存储系统驱动,最后对大容量机载存储系统的读写性能进行仿真分析, 结果表明大容量高带宽存储系统是一种高效的机载存储系统。     

基于NORFLASH的大容量数据存储与传输

针对在高速调制波形产生过程中大容量调制数据传输和存储的问题,提出了基于Virtex-6 FPGA采用USB设备和NORFLASH进行大容量数据传输与存储的设计方案。采用Verilog HDL硬件描述语言设计了SLAVE FIFO控制接口,以及NORFLASH擦写、读取控制器,实现了USB设备与NORFLASH之间6 Gbits的大容量数据的存储和回放验证。硬件测试结果表明,所设计的控制器工作稳定可靠,且具有较好的可移植性。     

大容量存储中NAND Flash坏块的管理方法

在当今数字时代,NAND Flash由于其非易失性和读写速度快等原因而在大容量存储中的应用越来越广。但由于Flash中不可避免的会出现坏块,对大容量存储的速度与精度都造成了影响,针对大容量存储中NAND Flash存在坏块对其造成的影响,我们主要研究了NAND Flash中坏块出现的原因,对坏块进行的分类,并提出了相应的管理方案。实践证明,经过对坏块的管理,Flash存储数据的安全性和存储速度都有了很大的提升,提高了系统的整体性能。     

大容量存储器的优化设计

计算机数据总量每年以成倍的方式递增和处理器与存储器之间速度的越来越大的差距加快了对大容量存储器的研究步伐。介绍了网格计算中的网络连接存储和存储区域网络两种结构的大容量存储器,并采用了松散耦合、可动态扩展的多处理机的二维并行存储器结构和可预测的自愈技术对大容量存储器进行优化设计。     

高速大容量固态存储系统的设计

大容量存储系统是高速数据采集和其他应用中非常重要的一个组成部分,主要包括存储器控制和数据存储。本文通过使用FPGA(现场可编程门阵列)成功地实现了数据采集过程中相对低速的Flash存储器对高速和超高速实时数据的存储。FPGA既可作为高速输入数据传输到Flash中间的缓存,又可实现对存储器的读写、擦除等操作时序的控制。该设计已在应用电路中得到了验证。文章最后给出了所测电路板在逻辑分析仪上观察的数据和仿真的部分结果。     

基于FPGA的高速大容量固态存储设备设计

采用大容量的固态Flash作为存储介质,用FPGA作为存储阵列的控制器,设计了高速大容量的存储板卡,实现了数据采集过程中用相对低速的Flash存储器存储高速实时数据.FPGA既可作为高速输入数据传输到Flash中的缓存,又能实现对存储器的读写、擦除等操作时序的控制.给出了读写Flash的时序,并实现了通过工控机CPCI总线对存储器的数据读取.     

A parallel 3-D discrete wavelet transform architecture using pipelined lifting scheme approach for video coding

This article presents a parallel architecture for 3-D discrete wavelet transform (3-DDWT). The proposed design is based on the 1-D pipelined lifting scheme. The architecture is fully scalable beyond the present coherent Daubechies filter bank (9,?7). This 3-DDWT architecture has advantages such as no group of pictures restriction and reduced memory referencing. It offers low power consumption, low latency and high throughput. The computing technique is based on the concept that lifting scheme minimises the storage requirement. The application specific integrated circuit implementation of the proposed architecture is done by synthesising it using 65?nm Taiwan Semiconductor Manufacturing Company standard cell library. It offers a speed of 486?MHz with a power consumption of 2.56?mW. This architecture is suitable for real-time video compression even with large frame dimensions.     

基于SOPC的大容量高速数据存储系统设计

当前的先进动态测试系统往往需要高速高精度的采集前端,如何实现对大量实时数据的高速存储成为研究热点.在此背景下本文提出一种实现大容量高速存储系统的设计方案.存储模块是由NAND Flash存储芯片组成的4X4存储阵列,以FPGA为载体的SOPC系统作为存储模块的控制核心.根据NAND Flash芯片结构特性,采用位扩展和...     

DDR SDRAM在高速数据采集系统中的应用

针对当前实现高精度、高速、高存储深度的数据处理已成为电子行业亟待解决的关键问题,通过对现在几种常用的存储器进行比较,对DDR SDRAM的基本原理及其在实现高速、高存储深度的数据处理中的应用进行了介绍,最后给出结合DDR SDRAM实现高速数据采集系统的设计流程。     

SD卡在工业数据采集中的应用

针对工业设备的智能化和功能的集成化带来的设备故障诊断困难的问题,提出了一种大型设备的"黑匣子"设计,设计中采用STC12C5A60S2单片机作为控制芯片,以SD卡作为存储介质,用来实时记录设备工作时的各种数据,还提出了实现快速存储的方法,应用表明本设计实时性强,可靠性高,成本低廉,非常适合于工业设备的应用.     

基于FPGA的高速SDRAM控制器的视频应用

为了满足视频处理中数据的高速读写,使用FPGA定制了一种SDRAM控制器,此控制器能够通过采用切换bank操作、自动预冲、集中刷新等组合操作实现任意突发长度的数据读写,满足了对连续视频数据的存储要求。     

基于Nand Flash的高速存储器结构设计

Nand Flash存储器具有容量较大,改写速度快等优点,适用于大量数据的存储,因而在业界得到了越来越广泛的应用。为了设计大容量、高存储速度、易扩展的存储系统,本文通过分析理论存储速度,结合直接存储器访问（DMA）技术、交替双平面编程和流水线技术,设计了一种高效的高速存储体系结构。本文同时利用并行存储技术来提高存储速度。通过对此存储系统的存储速度进行分析,结果表明理论最高存储速度可以达到319.2 MB/s,在某弹载存储器中能实现200 MB/s的实际数据存储速度。     

一种遥控式可存储的图像采集系统的设计与实现

在FPGA图像采集系统的基础上,设计了一种遥控式且带存储功能的图像采集系统。设计采用MT9T001作为图像传感器,以FPGA芯片EP2C8Q208和AVR单片机ATmega8L的组合为主,以高速视频数模转换芯片ADV7125和USB接口芯片VNC1L-1A为辅助,完成了图像的采集、实时显示、图像以灰度位图格式的存储及对已存图片的重新显示、存储控制、遥控器解码及用遥控器调节图像参数等功能。此设计应用到工业相机领域,操作简单且方便灵活,对130万像素的图像数据实时显示的速度可以达25 f/s,写入存储设备和从存储设备中读出并显示的时间分别可达6 s和5 s。对图像存储功能的设计与实现进行了详细介绍,并对遥控功能进行了描述。     

An Ultrafast Nonvolatile Memory with Low Operation Voltage for High-Speed and Low-Power Applications

Memory plays a vital role in modern information society. High-speed and low-power nonvolatile memory is urgently demanded in the era of big data. However, ultrafast nonvolatile memory with nanosecond-timescale operation speed and long-term retention is still unavailable. Herein, an ultrafast nonvolatile memory based on van der Waals heterostructure is proposed, where a charge-trapping material, graphdiyne (GDY), serves as the charge-trapping layer. With the band-engineered heterostructure and excellent charge-trapping capability of GDY, charges are directly injected into the GDY layer and are persistently captured by the trapping sites in GDY, which result in an ultrafast writing speed (8 ns), a low operation voltage (30 mV), and a long retention time (over 10⁴ s). Moreover, a high on/off ratio of 10⁶ is demonstrated by this memory, which enables the achievement of multibit storage with 6 discrete storage levels. This device fills the blank of ultrafast nonvolatile memory technology, which makes it a promising candidate for next-generation high-speed and low-power-consumption nonvolatile memory.