基于FPGA的卷积神经网络训练加速器设计

近年来卷积神经网络在图像分类、图像分割等任务中应用广泛.针对基于FPGA(Field Programmable Gate Array)的卷积神经网络训练加速器中存在的权重梯度计算效率低和加法器占用资源多的问题,设计一款高性能的卷积神经网络训练加速器.首先提出一种卷积单引擎架构,在推理卷积硬件架构的基础上增加额外的自累加...     

基于Winograd算法的高效神经网络加速器及FPGA实现

为了加速卷积神经网络(convolutional neural networks, CNN)的推断过程,文章采用Winograd算法,基于现场可编程门阵列(field programmable gate array, FPGA)设计一种高效CNN加速器。为解决Winograd算法转置后的数据位宽与数字信号处理单元(digital signal processing, DSP)位宽失配问题,文章提出部分积切割方法,充分利用DSP实现单周期多输出功能;为降低片上内存占用率,设计一种输入特征图可复用的数据流完成片内外数据交互。所设计的加速器在XCKU060板卡上部署,其吞吐率和每个DSP运算效率分别达2.358×10¹² OPs和1.15×10⁹ OPs。结果表明该文提出的加速方法有效提升CNN加速器运算单元效率。     

实时识别数字和英文字母快速算法的现场可编程门阵列设计

在分析阿拉伯数字以及大写英文字母的形状特征后,提出了一种适于现场可编程门阵列(FPGA)实现的图像实时识别算法.该算法能够充分描述数字和字母图像的特征向量,然后经过预处理和定位后提取出各特征向量,最后计算出各特征向量间的距离并比较大小就能对图像进行实时识别.算法对图像平移和小角度旋转具有不变性,并且具有简单、识别准确率高、计算复杂度低、存储量小的优点.FPGA仿真结果表明,该算法只需要8 000逻辑门就能实时识别出50×75像素大小的数字和字母图像,证明了算法具有较高的可行性和高效性.     

改进深度学习的车牌字符识别技术

针对传统车牌字符检测方法存在效率低、可靠性差的情况,提出应用Haar级联检测结合深度学习方法的卷积神经网络车牌字符识别法.首先采用Haar级联分类器提取出图片中车牌的位置,通过灰度、阈值、腐蚀、膨胀等预处理提取出车牌字符;然后收集字符数据,对CNN神经网络在角度倾斜、光照变化和噪声污染复杂条件下进行训练,使用训练后得到的模型对车牌字符图片进行识别.实验结果表明,该方法识别车牌字符正确率较高,在角度倾斜、光照变化等噪声污染条件下的准确性和稳定性较好,能够有效地降低车标识别的错误率.     

基于Matlab的FIR滤波器设计及FPGA实现

FIR滤波器是一种被广泛应用的基本的数字信号处理部件．针对常用的软、硬件方法设计实现FIR滤波器存在的问题，提出采用Matlab的窗函数方法设计并在FPGA上高速并行实现严格线性相位FIR滤波器的方案．其可以方便地调熬滤波器的阶数和系数，适合不同场合的应用．通过编程调试结果表明，该设计是可靠的，可作为高速数字滤波器设计的较好方案．     

基于FPGA神经网络PID控制器设计

本文提出了一种采用FPGA实现神经网络PID控制器的设计方法。首先在理论上设计三层BP_PID控制器。其次在FPGA芯片上实现了设计的BP_PID控制器,利用VHDL语言采用自上而下的设计方法,设计了BP_PID控制器的各个模块,并在Quartus中进行了时序仿真测试。仿真结果表明,设计过程合理,硬件实现结果正确,为在工业控制领域广泛应用智能控制算法的硬件电路实现创造了条件。     

基于改进深度学习的车牌字符识别技术研究

为解决传统车牌字符检测方法可靠性差、效率低的问题,提出采用haar级联检测结合深度学习方法的卷积神经网络车牌字符识别方法。采用haar级联分类器提取出图片中车牌的位置,通过灰度、阈值、腐蚀、膨胀等预处理技术提取出车牌字符;通过收集字符数据,对CNN神经网络在角度倾斜、光照变化和噪声污染条件下进行训练,使用训练后得到的模型对车牌字符图片进行识别。实验结果表明, 该方法识别车牌字符正确率较高,在角度倾斜、光照变化和噪声污染条件下的准确性和稳定性较好,能够有效地降低车标识别的错误率。     

一种基于FPGA的通用卷积神经网络加速器的设计与实现

针对卷积神经网络中算子众多、网络结构变化迅速的特点,本文提出一种基于现场可编程门阵列(FPGA)的较为通用的卷积神经网络(CNN)加速器,可适应多种应用需求、达到较好的加速效果。该加速器采用专用的CNN指令集,可通过软件编译网络来生成指令,控制硬件灵活地实现多种网络的推理工作。在设计上,该加速器有如下几个特点：第一,采用状态握手的控制方式,让各个模块能够并行执行;第二,对FPGA的DSP进行拆分,成倍的提高计算资源;第三,通过片上RAM乒乓的方式,进一步减少MAC等待的时间,提高利用率;第四,采用类脉动阵列的形式,让工程的时序更加收敛,主频进一步提高。另外,本文还对第1层卷积以及平均池化等特殊算子,进行特殊支持来进一步提升运行性能。本文在Xilinx Kintex-7 XC7K325T FPGA上进行了实验,核心加速引擎可工作在200 MHz,卷积MAC阵列峰值算力为0.8TOPS,能效比达到63.00 GOP/(s·W)。对于YOLO V2网络,它的平均MAC利用率为91.9%;对于VGG16网络,它的平均MAC利用率为73.5%。     

基于FPGA的车牌识别算法研究

车牌自动识别系统在实现智能交通系统方面发挥着重要作用,整个系统包括车牌定位、字符分割和字符识别三部分.本设计先确定车牌在获取图像中的具体位置,从而把车辆牌照定位出来,进而对车牌用局部投影的方法进行字符分割,最后采用模板匹配法进行车牌字符的识别.本文提出的方法具有实时采集视频图像,车牌定位准确,分割及识别效率高的优点.     

基于FPGA的VGA图像控制器的设计与实现

VGA（视频图形阵列）是一种标准的显示接口，伴随着嵌入式系统的迅速发展，尤其是高速图像处理的发展．埘可以将实时图像处理进行显示有了更多的需求．这里依据VGA接口原理采用了Verilog HDL语言对Altera的Cyclone系列FPGA（现场可编程门阵列）进行了设计，并验证了结果。通过采用FPGA设计VGA接口可以将要显示的数据直接送到显示器，节省了计算机的处理过程，加快了数据的处理速度，节约了硬件成本。     

基于神经网络的车牌自动识别算法

由于车牌字符自动识别系统对实时性要求较高，采用一种全局自适应快速BP算法神经网络，根据车牌字符特征，分别构造了4个子神经网络，实现了能够应用于实际的牌照自动识别系统。实验证明，用该算法实现的车牌字符识别系统识别率高，误识率低，可直接用于实际的牌照自动识别系统。     

飞机座舱图形显示加速系统设计及FPGA实现

提出一种飞机座舱综合显示系统中基于现场可编程门阵列(FPGA)的2D图形硬件加速引擎设计方案,将图形分解为一系列基本的点和水平线输出.为避免图形加速引擎直接对SDRAM的零碎操作导致的存储器操作瓶颈,引入图形缓存机制,并根据图形像素的存储特点,提出远区域优先(FAF)图形缓存页面淘汰算法.讨论图形加速引擎内部各模块的逻辑结构及其逻辑设计,在对模块进行波形仿真的基础上,实现系统级仿真结果的可视化验证.仿真及实际应用结果表明,所提出的图形加速引擎提高了图形显示性能,满足当前飞机中对2D图形实时显示及飞控系统的可靠性要求.     

基于FPGA的SD转换器的设计与实现

文章提出了一种采用Altera公司的Cyclone系列EP1C6F256C8FPGA芯片设计SD转换器的硬件电路的方法,并以一个加海明窗的160阶Fir低通数字滤波器进行数字信号处理,设计经软件仿真和硬件仿真,结果表明电路性能可靠,SD转换精度较高。     

基于FPGA的数字式秒表设计

介绍了在Max plusⅡ的EDA软件平台上,一种基于FPGA的数字式秒表的设计方法,给出了顶层电路图和各模块的设计。通过编辑、编译和器件编程,将编程器文件以在线配置方式下载到ISP实验板的EPF10K10LC84-4器件中,经实际电路测试验证,达到了预期的设计要求,显示结果正确无误。     

基于FPGA的智能照明控制系统的设计与分析

使用高性能的可编程FPGA作为控制芯片,以FPGA为核心控制,设计PWM信号输出模块、键盘输入模块、传感器模块、遥控输入模块,分别完成LED调光功能、键盘控制功能、传感器检测功能、遥控控制功能,通过软件实现功能的仿真.     

基于CORDIC矩阵奇异值分解的FPGA实现

在矩阵的奇异值分解(singular value decomposition,SVD)过程中,随着矩阵维数的增加,SVD的计算量呈指数型增长,从而降低了算法运行的实时性。针对这个问题,基于Hestenes-Jacobi数值计算方法,提出了一种改进的基于坐标旋转数字计算机(coordinate rotation digital computer,CORDIC)的逻辑设计,该逻辑设计采用并行的全流水线设计思想,能够提高Jacobi平面旋转变换的运行速度,进而加快任意维矩阵奇异值分解的计算速度。分析了基于Hestenes-Jacobi方法的SVD的数值计算过程,介绍了CORDIC算法的基本原理,并具体说明了基于CORDIC算法的Jacobi平面旋转模块的设计,利用Verilog语言实现设计并验证,在现场可编程门阵列(field-programmable gate array,FPGA)上运行该逻辑设计单元,与Matlab软件的运行结果进行对比。实验测试结果表明,该结构能够减少计算时间,适应高速数据处理的要求。     

基于IP协议的FPGA万兆可靠互联通信设计与实现

近年来, 云计算和大数据处理迅猛发展, 现场可编程门阵列(field programmable gate array, FPGA)由于拥有独特的并行处理能力, 已在大数据处理中得到广泛应用. 而通信网络的好坏会直接影响大数据处理的性能, 基于此提出一种基于IP协议的FPGA万兆可靠保序互联通信系统, 基于三指针环形缓冲池以及并行序号管理实现线速万兆数据通信, 利用硬件超时重传机制实现可靠数据通信. 该系统与用户接口采用先进先出(first in first out, FIFO)队列方式, 接口简单; 采用IP协议进行通信, 使得通信协议开销较小, 具有良好的系统扩展性; 实际传输速率可达9.33 Gbit/s.     

基于FPGA的自适应均衡器设计与实现

在对LMS算法进行MATLAB仿真的基础上,采用硬件描述语言VHDL和FPGA完成LMS自适应算法的硬件实现。自适应均衡器的设计采用自上向下的设计思想、串并行相结合的流水线操作方法、定点运算方法,在Quartus II 4.1平台和Stratix II系列芯片上进行了综合和仿真。结果表明,该设计结果符合要求,能实现自适应过程。     

基于Gabor特征和协同神经网络的车牌识别方法

研究了车牌字符识别问题,针对车牌识别系统易受天气及光照变化影响的实际应用,将Gabor特征和协同神经网络应用在车牌字符识别中,提高了识别率.首先对车牌字符进行二值化和切分,然后利用Gabor滤波器提取车牌字符的特征参数;再利用协同模式训练特征参数,进而得出训练样本;最后根据协同神经网络进一步识别车牌字符.通过大量仿真实验表明,该方法在不同场景、光照条件下,与传统方法相比,识别率有了较大改进,该方法在车牌识别领域有较强的实用性.     

基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programma-ble gate array,FPGA)的高速实时数据传输方案.该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整.同时,利用提出的数据传输同步方法一系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本.