共查询到19条相似文献,搜索用时 46 毫秒
1.
2.
3.
4.
5.
6.
双口RAM在自动化系统中的应用 总被引:7,自引:0,他引:7
对双口RAM操作中共享冲突的几种方式进行了讨论和分析。给出了防止这些共享冲突的基本方法,同时结合其在自动化系统中的应用给出了双口RAM和现场总线、工业以太网的接口应用方案。 相似文献
7.
8.
给出双口RAM的结构.介绍双口RAM的忙逻辑,并主要介绍了在雷达终端的数据处理过程中两个CPU通过双口RAM进行数据的储存、交换和共享的设计原理和方法。 相似文献
9.
双口RAM与常规RAM的最大区别是双口RAM具有两套独立的地址、数据和控制线,允许两个独立的CPU或控制器同时异步地访问存储单元,双口RAM由片内的仲裁逻辑来确定哪一侧的CPU可以访问内部RAM单元.IDT7132是2kB的标准双口RAM.文中重点介绍采用以自顶向下方法设计的基于CLD(复杂可编程逻辑器件)的大屏幕LED(发光二极管)显示系统中双口RAM的应用,并给出了系统设计方法及相关硬件电路.本设计中IDT7132双口RAM用来连接单片机信号处理模块和CPLD扫描模块. 相似文献
10.
双口 RAM 在 DSP 处理系统中的应用 总被引:6,自引:0,他引:6
本文详细讨论了双口RAM器件在DSP处理系统中的应用,给出了双口RAM器件与不同字长总线系统的通用接口,以及双口RAM器件独特的分区工作方式。 相似文献
11.
IDT7007高速双端口RAM及其应用 总被引:6,自引:0,他引:6
IDT7007是IDT公司推出的异步高速双端KRAM,早用它可以实现两个CPU之间的数据通信。文章介绍了IDT7007静态RAM芯片的结构、特点、功能和工作原理,并给出了典型的应用电路。 相似文献
12.
本文介绍了MPEG-2传输流解复用的原理,使用内嵌ARM的FPGA芯片EPXA10实现了MPEG-2传输流的解复用,并从硬件设计和软件结构两个方面详细地介绍了设计思想。 相似文献
13.
MPEG-2和MPEG-4作为最流行的通用编码国际标准,将长期并存于不同的系统和网络服务中.为实现不同视频系统和网络间对以上两种压缩标准的兼容性,本文在详细分析它们压缩算法运算复杂度的基础上,提出三种压缩视频流转码算法.重点讨论了两种高性能转码算法的原理与实现过程,它们均是运算复杂性和视频质量之间的折衷方案:一是针对演播室和后处理环境的最高目标视频质量要求的运动参数重用算法;另一个是针对网络服务器和用户终端系统处理性能有限,具有最小延时要求的实时低复杂度转码算法.大量测试序列的仿真结果证明了算法的良好性能. 相似文献
14.
针对MPEG-2传输流,提出了在通信信道传输时结合交织的纠错编解码方案,并完成硬件实现.纠错编码部分包括RS码、卷积交织和增信删余卷积码,采用硬件描述语言VHDL作设计输入,使用现场可编程门阵列FPGA实现.纠错解码部分主要采用专用解码芯片实现.结合了纠错技术的MPEG-2视频系统使传输误码率从10-2~10-3降低到10-7~10-8,该系统已经应用于实时监控中,性能良好. 相似文献
15.
为了在运动目标检测与跟踪系统中能够实时地提取目标的特征点,从而完成图像实时匹配操作,提出了在FPGA实现SIFT特征提取算法。该算法采用SRAM复用技术简化程序,合理设计FPGA各模块结构。此外,该算法采用定点小数来保证算法的精度要求。整个算法在Virtex-5硬件平台上实现,采用verilog语言进行程序的编写和调试。结果分析表明,优化后的SIFT算法能够稳定地在FPGA上实现,同时算法的复杂度得到了降低并达到了精度要求,且具有良好的实时性。 相似文献
16.
基于FPGA的全帧型面阵CCD航空相机像移补偿 总被引:1,自引:1,他引:0
通过对全帧型面阵CCD像移补偿时序的分析,利用FPGA作为像移补偿时序发生器,设计了其驱动系统。以全帧型面阵CCD芯片FTF4052M为例,给出了利用FPGA作为像移补偿时序发生器的设计方法,并完成了像移补偿时序电路的软件仿真及其硬件电路测试,在实际CCD成像中验证了像移补偿效果。实验证明该方法能够实现全帧型CCD相机的像移补偿。 相似文献
17.
文章对现场可编程门阵列 (FPGA)在高频疲劳试验机控制器中的应用方面作了一些探索 ,以此来满足高频疲劳试验机要求的波形频率等方面的特殊性。 相似文献
18.
针对MPEG-4编解码中运动补偿控制复杂、数据吞吐量大、实现较困难的特点,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输人输出控制等较难处理的问题。文中的方案已经在Xilinx ISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证。仿真和综合结果表明,该处理器逻辑功能完全正确,能满足MPEG-4Core Profiles& Level2实时编码要求,可用于MPEG-4的VLSI实现。 相似文献