让生物识别技术成为FPGA动态部分重配置功能的“杀手级”应用

我们在本项工作中解决的问题是:证实部分重配置适用于基于生物识别特性的复杂个人识别算法的开发;运用二维设计抽象层对功能进行空间和时间的管理。     

FPGA逻辑资源重配置测试技术研究

针对FPGA的逻辑资源测试,提出了一种内建自测试方法.测试中逻辑资源划分为不同功能器件,对应各个功能器件设计了相应的BIST测试模板.在此基础上进一步利用FPGA的部分重配置性能优化BIST测试过程,最终在统一的BIST测试框架下,采用相对较少的配置次数完成了逻辑资源固定故障的全覆盖测试.     

基于ARM＋FPGA的终端重配置硬件平台实现

介绍了基于ARM和FPGA的端到端重配置终端的硬件平台设计方法。给出了系统设计的硬件结构和重要接口,提出了由ARM微处理器通过JTAG在系统配置FPGA的方法,以满足重配置系统中软件的灵活性要求。并详细介绍了JTAG在系统配置FPGA的时序要求。     

FPGA局部动态可重配置的研究

FPGA的局部动态重配置,是FPGA配置方法一个革新性进步,具有广阔的应用前景.相应地,FPGA结构、设计流程以及解决方案都会发生很大的变化.文中时可局部动态重配置的FPGA进行结构剖析,并提出进行局部动态重配置的方法以及应用的解决方案.     

Virtex-4FPGA配置浅析

Virtex-4FPGA是Xilinx公司推出的Virtex系列第四代FPGA产品．其配置流程分为上电、清空配置存储器、采样配置引脚、比特流下载和启动等过程。文中介绍了该系列FPGA的配置模式选择和配置流程,分析了每个阶段的配置过程以及不同阶段配置信号的变化。     

使用TMS320c6416 DSP配置Xilinx大容量Virtex-Ⅱ FPGA

本文介绍了采用TMS320c6416 DSP以从并模式配置Xilinx 400万门Virtex-Ⅱ FPGA的基本流程与实现方法,阐述了配置过程中需要注意的关键问题,该方法已经成功应用于基于OFDM的无线通信系统.     

Virtex-4 FPGA配置浅析

Virtex-4 FPGA是Xilinx公司推出的Virtex系列第四代FPGA产品,其配置流程分为上电、清空配置存储器、采样配置引脚、比特流下载和启动等过程.文中介绍了该系列FPGA的配置模式选择和配置流程,分析了每个阶段的配置过程以及不同阶段配置信号的变化.     

宇航用VIRTEX5系列FPGA的动态刷新方法及实现

SRAM型FPGA在宇航领域有广泛的应用,为解决FPGA在空间环境中的单粒子翻转问题,增强设计的可靠性,本文给出了一种低成本的抗辐照解决方案。该方案从外置高可靠存储器中读取配置数据,通过定时刷新结合三模冗余的方式消除单粒子影响,提高了系统的鲁棒性。     

基于FPGA芯片的抗单粒子翻转的动态刷新技术研究

在分析FPGA空间单粒子效应的基础上,为了实现星载电子设备运行的稳定性,研究FPGA的动态刷新原理,介绍了几种抗单粒子翻转方法,根据位流文件设计出用于动态刷新的指令并通过实例验证。通过FPGA定期从PROM中读取用户配置信息,动态刷新内部配置信息,从而减少FPGA配置存储器发生单粒子翻转的概率,提高星载电子设备运行的可靠性。     

基于ARM+FPGA的终端重配置硬件平台实现

介绍了基于ARM和FPGA的端到端重配置终端的硬件平台设计方法.给出了系统设计的硬件结构和重要接口,提出了由ARM微处理器通过JTAG在系统配置FPGA的方法,以满足重配置系统中软件的灵活性要求.并详细介绍了JTAG在系统配置FPGA的时序要求.     

可重配置FPGA使创新器件更易实现

由于系统日趋复杂,在成本、开发板容量及功耗均面临严苛限制的今天,设计人员往往需要以更少的资源实现更高的目标,而FPGA的可配置能力加上其固有的可编程性,使其成为设计人员的一项重要选择。Xilinx资深副总裁兼首席技术官IvoBolsens表示,异构多核是处理各种类型数据的最有效解决方案,非对称的多核定义功能不同的CPU,而可重构的特性决定了FPGA是目前市场中唯一可将高性能与后延迟混合的半导体器件。IvoBolsens认为,市场的增长主要是来     

让生物识别技术成为FPGA动态部分重配置功能的"杀手级"应用

我们在本项工作中解决的问题是:证实部分重配置适用于基于生物识别特性的复杂个人识别算法的开发;运用二维设计抽象层对功能进行空间和时间的管理.     

FPGA自主刷新技术研究

FPGA自主刷新技术是一种有效减缓FPGA单粒子翻转效应的措施,有利于提高FPGA空间应用时的可靠性。以Xilinx公司Virtex-7系列FPGA为例,研究基于内部配置访问接口(Internal Configuration Access Port,ICAP)对配置存储器的回读和刷新技术、基于帧纠错码(Frame Error Correction Code,FRAME_ECC)对配置存储器的检错和纠错技术等关键技术,使FPGA在空间应用时能够自主检测并纠正由于单粒子翻转造成的FPGA配置存储器位翻转错误,实现对每帧回读配置存储器数据中1比特位翻转错误的纠正及2比特位翻转错误的检测。     

一种基于VC＋＋程序的FPGA重配置方案设计

基于FPGA的可重配置特点,介绍了基于PCI总线的硬件模块的可重配置设计方法,提出了一种通过PC主机对硬件功能模块的快速重配置方案,并对配置数据处理、重配置控制流程、仪器驱动等进行了详细阐述。实验表明,该方案能够处理不同的配置数据容量,可适应多片链接的配置芯片,而且重配置效率高,并可应用于远程配置。     

基于SystemACE的FPGA全局动态可重配置的研究

FPGA的全局动态可重配置技术主要是指对运行中的FPGA器件的全部逻辑资源实现在系统的功能变换,从而实现硬件的时分复用。提出了一种基于systemACE的全局动态可重配置设计方法,首先介绍Xilinx SystemACE技术,详细分析FPGA的全局动态可重配置的原理,使用SystemACE控制器件和Compact Flash卡,并讨论了其中的若干细节,然后基于SystemACE实现了Virtex一5系列FPGA全局动态可重配置。实验结果表明,该方法稳定可靠,可实现8种不同比特流的动态配置,与传统的FPGA配置方法相比,其配置更灵活。     

基于System ACE 的FPGA全局动态可重配置的研究

FPGA 的全局动态可重配置技术主要是指对运行中的FPGA器件的全部逻辑资源实现在系统的功能变换,从而实现硬件的时分复用.提出了一种基于System ACE的全局动态可重配置设计方法,首先介绍Xilinx System ACE 技术,详细分析FPGA的全局动态可重配置的原理,使用System ACE控制器件和Compact Flash卡,并讨论了其中的若干细节,然后基于System ACE实现了Virtex-5系列FPGA 全局动态可重配置.实验结果表明,该方法稳定可靠,可实现8种不同比特流的动态配置,与传统的FPGA配置方法相比,其配置更灵活.     

基于Virtex-4的DCM动态重配置设计

介绍了Xilinx FPGA中DCM的结构和相关特性,提出了一种基于Xilinx FPGA的DCM动态重配置的原理方法,并给出了一个具体的实现系统。系统仅通过外部和Xilinx XC4VFX100相连的少数控制线,就可以在输入100 MHz时钟源的条件下,对DCM进行50～300 MHz范围内准确、快速地变频。本设计系统具有接口简单、实时性强、稳定性高等特点,目前已成功应用到某星载系统中。     

基于Virtex-5 FPGA的系统监测器设计

Virtex-5 FPGA系列器件自带的系统监测器模块为数字多普勒接收机中片上温度和供应电压的监测提供一种简单而高效的解决方案.在Xilinx ISE10.1开发平台中,利用Xilinx提供的系统监测器模块,根据要求设计一个系统监测器并仿真设计.然后,在ChipScope中,通过JTAG接口观测器件的温度和供应电压并测试设计的内部信号,并给出测试结果.     

一种基于SRAM型FPGA的配置芯片设计

随着设计工艺的飞速发展,SRAM型FPGA的规模也越做越大,对配置芯片的存储容量、配置速度提出了更高的要求。基于SRAM型FPGA,采用BPI接口和大容量FLASH,并通过JTAG接口转BPI接口的软核,代替传统配置芯片内部的JTAG模块,完成了基于SRAM型FPGA的配置芯片设计,其结构简单、芯片面积小、存储容量大、速度快,兼容性好。通过数字仿真波形分析和FPGA原型验证,验证了设计方法的可行性和正确性。