一种实现快速跳频的方法

介绍了一种简洁可靠的数字锁相频综快速跳频的原理、组成及实现,采用电阻开关网络对锁相环(PLL)进行预置,在保证相位噪声、杂散等指标不变的前提下提高了跳频速度,并通过了实际的测试。该方法实现了锁相电路跳频过程中的快速预置,加速了频综的跳频速度。     

一种新颖的磁控管发射机自适应跳频系统

介绍了对某警戒雷达发射机(磁控管)的频控系统进行的改进,目的是将该雷达现有的固定四点跳频功能扩展为任意点跳频,从而提高其抗有源干扰的能力。     

一种Lx频段跳频源的实现

介绍了一种用VCO环路实现输出频率为Lx波段的跳频源,并给出了实现的关键技术。     

一种基于差分跳频转移函数的跳频码

提出一种基于改进的Logistic+Tent映射的短波差分跳频转移函数算法。利用该算法构造跳频序列,针对跳频图案进行数值仿真并与原映射进行比较。仿真结果和性能分析表明,该新算法所构造的跳频序列不仅具有更好的随机性、平衡性,均匀性和相关性,符合跳频码的要求,而且具有较高的线性复杂度,因此,基于改进的Logistic+Tent混沌映射构造的跳频序列,具有较强的抗干扰能力和安全保密性。     

用SAW器件实现跳频的一种新方法

根据锁相原理，在理论上阐明了注入式ＳＡＷ快速跳频波形的实现机理，证实了这种注入法是一种行之有效的实现多模ＳＡＷ振荡器模式控制方法，称“注入选模”法。实验还证实了这种跳频波形具有快速的随机跳变能力，工作模式对多模ＳＡＷ振荡器其他模式的抑制能力大于６０ｄＢ，并具有较高频谱纯度。     

一种基于差分跳频转移函数的短波跳频码

该文提出了一种基于Logistic映射的短波差分跳频转移函数算法,利用该算法构造跳频图案,并对跳频图案进行了数值仿真和性能检验。研究结果表明:该算法所产生的跳频图案不仅具有较好的随机性、均匀性、平衡性和相关特性,符合短波跳频图案要求,而且,具有大的线性复杂度,因此,基于混沌映射构造的短波跳频序列具有较强的抗干扰能力和安全保密性。     

卫星跳频通信中一种跳频序列的构造

跳频序列的设计是跳频通信的关键技术之一,采用直接式算法构造跳频序列,使用m序列对4分段Tent映射产生的序列进行重新排列。仿真结果表明,相对于直接采用4分段Tent映射产生的跳频序列,构造的跳频序列在保持均衡性和复杂度的条件下对独立性、汉明相关性、平均跳频间隔等方面的性能都有不同程度的提升,其中独立性的性能提升尤为突出。     

一种任意频隙跳频序列构造方法

提出了一种基于通信终端设备时钟和地址信息的任意频隙跳频序列构造方法。该方法通过混淆运算、频隙映射的方式产生出均匀性好、可用频隙数小于512的任意频隙跳频序列。仿真分析和数值实验表明,该构造方法具有均匀分布、独立性好、跳频间隔稳定以及硬件方便实现等优点,可应用于实际的跳频多址通信系统中。     

一种跳频图案同步方法

针对战术跳频电台通信同步问题,在分析若干跳频同步方法的基础上提出了一种组合同步方法,并将收发双方维护的同步头频率组从一维扩展至二维,增强了同步头频率的抗干扰性.性能分析表明,此方法同步时间短、同步概率高,适用于战术跳频电台.     

一种低复杂度的数字鉴频器

在数字通信系统中，发送端和接收端的载波往往存在一定的频差。当频差较大时，接收端用于载波恢复的锁相环路无法锁定，导致系统不能正常工作。此时可以借助锁频环路来扩大频率捕捉范围，而锁频环路的核心部件则是鉴频器。本文提出了一种低复杂度的数字鉴频器，它能够从解调数据星座点的旋转中提取频差信息，可用于QAM和PSK调制方式的频率捕捉。结果表明，这种鉴频器不但具有较大的频率捕捉范围，而且非常易于实现。     

高速数据跳频通信系统中的新型频率合成器

介绍了一种适用于高速数据跳频通信系统的新型频率合成器。详细分析了该频率合成器的工作原理、技术指标等,并且给出了具体的实施方案。     

用于卫星电视调谐器的整数频率综合器设计

设计了一个用于模拟卫星电视调谐器的整数频率综合器.锁相环本振输出频率范围覆盖1.25GHz到2.8GHz,参考频率可配置为62.5kHz或31.25kHz.环路滤波器采用三阶有源滤波器,环路带宽为1kHz.电荷泵输出电流可配置为50μA或250μA.压控振荡器(VCO)采用差分反馈型结构,在偏离中心频率10kHz处的相位噪声小于-76dBc/Hz.分频器采用脉冲吞咽型结构,有15位控制位.P计数器从输入到输出只经过两个触发器和一个逻辑门,能有效减少由多级异步分频器产生的相位噪声.电荷泵充放电电流的不匹配会恶化参考杂散,这里引入了对电流过冲不匹配的考虑,在鉴频鉴相器(PFD)和电荷泵中加入了减少充放电电流过冲的措施.电路采用0.18μm RFCMOS工艺实现,面积1.3mm*1.5mm.     

一种新型硅微陀螺仪闭环驱动方案的研究

研究了一种新的硅微陀螺仪闭环驱动方案,对推挽驱动方式的性能进行了分析,结果表明驱动力矩的频段与噪声信号频段是分离的,因此噪声信号不会影响到驱动效果。在此基础上,利用锁相技术满足正弦自激振荡的相角和增益条件,建立环路的自激振荡,实现了闭环控制。同时在闭环回路中利用正弦自激振荡的相角条件和锁相环的鉴相特性,消除了驱动信号对敏感信号的同频干扰,并抑制了环路中的噪声干扰,明显提高闭环性能。试验结果显示在1小时内交流信号频率和幅度的标准方差分别为0.132 H z和0.258 mV,实现了驱动稳幅稳频的目的,从而使陀螺仪精度和可靠性得到了显著提高。     

具有锁频/锁频-锁相两种工作模式的CMOS数字锁相环

提出了一种新型的数字锁相环（DPLL），它具有锁频（FL）和锁频-锁相（FPL）两种工作模式，在FL和FPL两种工作模式下分别可以获得较低的频率抖动和相位噪声。并采用自校准技术，具有快速锁定，低抖动，工作频率范围宽的优点。     

一种高成品率并联反馈型介质稳频振荡器

介绍了一种有广泛应用前景的并联反馈型介质稳频振荡器（ＤＲＯ）的电路原理和结构［７］。它采用平行线耦合结构，将相位调整和耦合大小的调整完全分开，易于实现和调整，从工程上基本解决了β值的选取和实现，因此提高了成品率。用此电路设计了工作频率为８．６ＧＨＺ的并联反馈型ＤＲＯ，其实验结果：在偏离载频１０ｋＨＺ处，相位噪声为－８４ｄＢｃ／Ｈｚ。     

DFT-SOFDM系统中一种新的跳频方法

该文提出一种传输时间间隔(TTI,Transform Time Interval)内与传输时间间隔间联合跳频新方法,以解决EUTRA(Evolved UMTS Terrestrial Radio Access)上行链路多颗粒度用户及混合重传情况下跳频的问题。该方法根据用户的带宽需求与拉丁方计算得出跳频序列,控制子载波映射时各用户的子载波分配。这个方法适合任意传输带宽需求,既能保持系统单载波传输特性,又能避免数据包之间发生碰撞。仿真结果证明了其有效性。该方法在EUTRA上行链路中具有很好的应用前景。     

跳频信号的仿真模拟

本文介绍了跳频信号及跳频信号仿真模拟的原理,提出了具体的实施方案,分析了实施中存在的问题,并给出了相应的解决方法及仿真结果。     

Design of 622 Mb／s Clock—recovery Monolithic IC for Optical Communication System

A monolithic clock-recovery circuit used in 622Mb/s optical communication system is designed,which is based on the phase-locked loop theory,,and uses bipolar transistor model.It overcomes the shortcoming of clock recovery method based on filter,and implements monolithic clock-recovery IC.The designed circuits include phae detector,voltage-controlled oscillator and loop filter.Among them,the voltage-control oscillator is a modified two-stage ring oscillator,which provides quadrature clock signals and presents wide voltage-controlled range and high voltage-controlling sensitivity.     

PSPICE在锁相环路参数分析与设计中的应用

本文实详细介绍了利用ＰＳＰＩＣＥ仿真锁相环时，环路内各部件建模方法、锁相环仿真实例仿真结果。分析和结果表明了ＰＳＰＩＣＥ在锁相环路参数设计中的重要作用。