CMOS电路结构中的闩锁效应及其防止措施研究

CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致器件失效。首先分析了CMOS电路结构中效应的产生机理及其触发方式,得到了避免闩锁效应的条件。然后通过对这些条件进行分析,从版图、工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制闩锁效应关键技术方案。     

CMOS电路结构中的闩锁效应及其防止措施研究

CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致器件失效。文章首先分析了CMOS电路结构中效应的产生机理及其触发方式,得到了避免闩锁效应的条件。然后通过对这些条件进行分析,从版图设计和工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制闩锁效应的关键技术方案。     

薄层硅烷同步外延的研究

本文研究了薄层硅烷同步外延与SiH_4浓度、外延温度及时间分配诸方面的关系.给出了最佳工艺范围.     

一种Bipolar结构中的闩锁效应

闩锁是集成电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致整个器件失效。文章较为详细地阐述了一种Bipolar结构中常见的闩锁效应,并和常见CMOS结构中的闩锁效应做了对比。分析了该闩锁效应的产生机理,提取了用于分析闩锁效应的等效模型,给出了产生闩锁效应的必要条件与闩锁的触发方式。通过对这些条件的分析表明,只要让Bipolar结构工作在安全区,此类闩锁效应是可以避免的。这可以通过版图设计和工艺技术来实现。文章最后给出了防止闩锁效应的关键设计技术。     

高阻衬底集成电路抗闩锁效应研究

研究用增加多子保护环的方法抑制功率集成电路的闩锁效应,首次给出环距、环宽设计与寄生闩锁触发阈值的数量关系,并比较了不同结深的工序作为多子环的效果.对于确定的设计规则.还比较了不同电阻率衬底材料的CMOS单元中的闩锁效应,结果表明合理设计可以有效地改善高阻衬底的寄生闩锁效应,仿真结果验证了正确性.     

常γ电调管材料质量影响因素的探讨

本文报道了GaAs常γ电调变容管材料的研究.文中分析了GaAs单晶衬底的质量对外延层表面形貌和外延层-衬底间界面状态的影响;研究了外延工艺条件与外延层浓度分布的关系;讨论了外延层载流子浓度分布对器件C-V特性的影响.文中还给出了材料的制管结果.     

CM303双二选一模拟开关电路

本文主要介绍CM303双二选一模拟开关电路的基本结构,包括从电路的版图设计、工艺设计原则,以及采用埋层外延技术,本电路以实现消除闭锁现象为目的。给出了制造工艺条件对外延材料的选择关系,最后给出了电路的性能指标。     

高温热退火对多层P-on-N结构HgCdTe的界面影响

对高温热退火前后分子束外延(MBE)生长的多层P-on-N结构HgCdTe外延材料的界面变化进行研究.研究发现,高温热退火将引起HgCdTe外延材料界面层的改变,从而破坏原生结构.这种改变可以一定程度上通过工艺条件进行控制.同时,对热退火前后P-on-N结构变化进行了二维数值模拟,研究了不同变化对其能带结构和光电流的影...     

液相外延材料Ga_(0.47)In_(0.53)As的厚度与表面

本文从有限扩散模型出发,结合相图,计算了Ga_(0.47)In_(0.53)As材料液相外延时三种冷却工艺生长的外延层厚度与生长时间的关系.给出了过冷工艺的外延层厚度与过冷温度、冷却速率关系的理论曲线,与实验数据基本相符.讨论了影响外延层厚度的因素,获得了器件级外延层生长的择优工艺条件.     

一种静电保护用低触发电压PMTSCR器件

提出了一种用于静电放电(ESD)保护的PMOS器件触发SCR器件(PMTSCR)。PMTSCR器件的开启由寄生PMOS的沟道长度、SCR器件寄生阱电阻RPW和RNW决定。器件具有触发电压低的优点。实验结果表明,通过调整PMTSCR器件的结构参数,相比于传统低电压触发SCR器件(LVTSCR),PMTSCR器件的触发电压由6.3 V下降到4.4 V,触发电压减少30%,同时器件的ESD漏电流保持不变。