设计一款超低噪声的S频段放大器

工程师们一般都把RF低噪声放大器设计视为畏途。要在稳定高增益情况下获得低噪声系数可能极具挑战性,甚至使人畏惧。不过,采用最新的GaAs（砷化镓）异质结FET,可以设计出有高稳定增益和低于1dB噪声系数的放大器（参考文献1）。本设计就讲述了一个有0．77dB噪声系数的低噪声放大器。     

级联型低噪声放大器设计和优化的研究

文章详细分析了共源共栅级联型低噪声放大器的优化设计方法。文章首先简要的介绍共源共栅MOSFET低噪声放大器优化设计步骤。在此基础上，通过分析整个级联型低噪声放大器的密勒效应对优化设计的影响，进一步提出了对共栅级MOSFET的沟道宽度优化的必要性。最后，文章以一个工作于2．4GHz，0．5gm工艺的低噪声放大器设计为例，证实了前面理论分析的正确性，并根据低噪声放大器的主要设计指标给出了共源共栅结构下共栅级MOSFET的沟道宽度的优化方法。     

Ka频段低噪声HEMT放大器

Ｋａ频段低噪声ＨＥＭＴ放大器王军贤，方胜，戚友芹（南京电子器件研究所，２１００１６）ＡＫａ－ｂａｎｄＬｏｗＮｏｉｓｅＨＥＭＴＡｍｐｌｉｆｉｅｒ￥ＷａｎｇＪｕｎｘｉａｎ；ＦａｎＳｈｅｎｇ；ＱｉＹｏｕｑｉｎｇ（ＮａｎｊｉｎｇＥｌｅｃｔｒｏｎｉｃＤｅｖｉｃ...     

0.13微米CMOS双通道超宽带低噪声放大器设计

本文设计了一款超宽带低噪声放大器,并对设计流程进行分析仿真.该低噪放采用双通道结构,有效的输入阻抗匹配、平稳的增益和低噪声等性能可以同时实现.应用ADS工具TSMC 0.13μm CMOS工艺库的仿真结果表明,其最大功率增益为14.2dB,在8GHz频点的IIP3为-4dBm,输入、输出反射系数分别小于-10.2dB和-10.89dB,噪声指数单调下降到1.46dB,并且总功耗和带内最大增益摆幅较低.     

C频段宽带低噪声放大器模块设计与实现

设计并实现了3.8～4.8 GHz的C频段宽带低噪声放大器(LNA)模块.模块中采用源极负反馈电感提高LNA的稳定性,并进行了理论推导;定量给出了采用微带线和PCB板过孔的寄生电感作为负反馈电感的电感值;提出一种新的易操作的设计多级宽带LNA的方法,该方法采用各级增益多峰值匹配展宽带宽.该LNA模块的实验测试结果与理论计算符合很好,在1 GHz宽带频率范围内增益大于36 dB,噪声系数小于1 dB.     

基于ADS应用于GPS的低噪声放大器设计与仿真

设计了一种应用于GPS射频接收机中的单端低噪声放大器（LNA）,并利用安捷伦公司的ADS软件对电路进行了仿真。电路采用TSMC0．13μm工艺库模型,仿真结果表明在1．57GHz工作频率下,可以实现0．9dB的噪声系数和20dB的增益,较好的匹配（输入输出回波损耗S11,S22≤-20dB）,并且在1．2V电源电压下功耗仅为6mW。     

S波段低噪声放大器仿真设计

介绍了S波段低噪声放大器(LNA)的设计原理,分析了影响放大器稳定性、噪声系数、功率传输的主要因素,运用Agilent公司的EDA软件ADS仿真设计了两级级联结构的放大器。仿真结果表明放大器在2150～2 400MHz的频率范围内,噪声系数<0.5dB,输入驻波比<1.4,输出驻波比<1.14,增益为(26.2±0.5)dB,并且在全频带内无条件稳定。     

一种3.1~10.6GHz超宽带低噪声放大器设计

设计了一种基于TSMC 0.13μm CMOS工艺,用于3.1～10.6GHz带宽的CMOS低噪声放大器。输入级采用共栅极结构,在宽频带内能较好地完成输入匹配。放大级采用共源共栅结构,为整个电路提供合适的增益。输出则采用源极输出器来进行输出匹配。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1GHz～10.6GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于2.5dB,增益为20.5dB,整个电路功耗为8mW。     

基于GaAs pHEMT工艺的Ka频段双通道开关滤波器芯片

传统的毫米波开关滤波器组件通常基于分立器件或分立芯片,已无法满足快速发展的毫米波频段通信系统特别是5G通信系统的小型化、轻量化需求。为此,文中采用0.25μm GaAs pHEMT工艺,设计并实现了一款工作在Ka频段的双通道开关滤波器芯片。芯片内部集成了单刀双掷开关和梳状线型带通滤波器,相较于只使用ADS软件设计整个芯片,通过使用HFSS软件建立了更为准确的芯片衬底模型,并使用该模型对滤波器电路进行设计,提高了滤波器电路的仿真精度。最终,开关滤波器芯片的尺寸为3.3mm×2.6mm,测试结果显示:该芯片两个通道在通带内的插入损耗小于7dB,带内回波损耗优于15 dB,典型带外抑制优于35 dB,测试结果与仿真结果吻合较好。     

Ka频段单片低噪声放大器设计

设计了一个Ka频段低噪声放大器MMIC,该芯片采用两级放大的结构,通过调节有源器件几何尺寸(栅宽和叉指数)和源极串联负反馈,减小最佳噪声匹配点(Γo)和共轭匹配点(S1*1)之间的距离,使低噪声放大器同时获得最佳噪声匹配和共轭匹配。另一方面,在源极引入串联负反馈可提高放大器的稳定性。该放大器采用商用的0.18μm pHEMT工艺制造,芯片面积为1.4×0.9mm2。把该芯片安装在测试电路上进行测试,在29~33GHz频率范围内,实现增益大于10dB,30GHz处噪声系数约为2.3dB。     

应用于S波段的高线性低噪声放大器

采用E-mode 0.25um GaAs pHEMT工艺,2.0mm × 2.0mm 8-pin双侧引脚扁平封装,设计了一款应用于S波段的噪声系数低于0.5dB的低噪声放大器。通过采用共源共栅结构、有源偏置网络和多重反馈网络等技术改进了电路结构,该放大器具有低噪声,高增益,高线性等特点,是手持终端应用上理想的一款低噪声放大器。测试结果表明在2.3-2.7GHz内,增益大于18dB,输入回波损耗小于-10dB,输出回波损耗小于-16dB,输出三阶交调点大于36dB。     

GaN HEMT工艺的X波段发射前端多功能MMIC

采用0.25 μm GaN HEMT 工艺,研制了一款X 波段发射前端多功能MMIC,片上集成了一个单刀双掷(SPDT)开关和一个功率放大器电路。其中SPDT 开关采用对称的两路双器件并联结构,功率放大器采用三级放大拓扑结构设计,电路采用电抗匹配方式兼顾输出功率和效率。测试结果表明,在8～12 GHz 频带内,芯片发射通道饱和输出功率为38.6～40.2 dBm,功率附加效率为29%～34.5%,其中开关插入损耗约为0.8 dB,隔离度优于-45dB。该芯片面积为4 mm×2.1 mm。     

基于Cascode级间匹配的多频段LNA设计

提出了一种Cascode级间匹配电路,能够优化Cascode放大器的噪声系数、增益及高频稳定性。应用该电路,设计了一款多频段射频低噪声放大器(LNA)。采用0.25μm GaAs工艺进行实现,输入、输出阻抗匹配网络采用片外元件。测试结果表明,通过重配置片外元件的参数,该LNA可工作于0.7~1.1 GHz、1.6~2.1 GHz、2.3~2.8 GHz这三个频段,增益分别为25±2 dB、19.5±0.5 dB和18±1 dB,噪声系数分别低于0.6 dB、0.7 dB和0.9 dB,OIP3均大于30 dBm。该LNA对于GSM/WCDMA/LTE通信基站以及L/S频段接收机等设备具有一定的应用价值。     

C波段GaAs低噪声放大器单片电路设计

主要介绍了C波段低噪声单片放大器的设计方法和电路设计指标.电路设计基于ADS微波设计环境,采用GaAs工艺技术实现.通过电路设计与电路版图电磁验证相结合的方法,准确设计出了电路.本单片采用两级放大,电路工作频率范围为5～6 GHz,噪声系数小于1.2 Db,增益大于24 Db,输入输出驻波比小于1.5:1,增益平坦度△Gp≤±0.1 Db,1 Db压缩点P-1≥12dBm,直流电流小于50 Ma.电路最终测试结果与设计结果吻合.     

混合电路形式的Ku 波段低噪声放大器的设计

采用低噪声HEMT 场效应管和低噪声放大器单片的混合电路形式开展Ku 波段低噪声放大器的设计。设计出的低噪声放大器产品取得了很低的噪声(噪声系数≤1. 29 dB)、较大的线性动态范围、较小的增益带内起伏和尺寸等优越性能,且在40 GHz 频率范围内无条件稳定。该产品成功应用于某型号装备中,很好地提高了该装备的信号接收能力。它也可应用于相应频段的卫星通讯、空间遥感及雷达等的接收系统中。     

A Systematical Approach for Noise in CMOS LNA

A systematic approach is used to analyze the noise in CMOS low noise amplifier(LNA),including channel noise and induced gate noise in MOS devices.A new analytical formula for noise figure is proposed.Based on this formula,the impacts of distributed gate resistance and intrinsic channel resistance on noise performance are discussed.Two kinds of noise optimization approaches are performed and applied to the design of a 5.2GHz CMOS LNA.     

2.4GHz低噪声放大器的全芯片ESD保护设计

设计并流片验证了一种0.18μmRFCMOS工艺的2.4GHz低噪声放大器的全芯片静电放电(ESD)保护方案。对于射频(RF)I/O口的ESD防护,主要对比了二极管、可控硅(SCR)以及不同版图的互补型SCR,经流片与测试,发现岛屿状互补型SCR对I/O端口具有很好的ESD防护综合性能。对于电源口的ESD防护,主要研究了不同触发方式的ESD保护结构,结果表明,RCMOS触发SCR结构(RCMOS-SCR)具有良好的ESD鲁棒性和开启速度。基于上述结构的全芯片ESD保护设计,RF I/O口采用岛屿状布局的互补SCR结构的ESD防护设计,该ESD防护电路引入0.16dB的噪声系数和176fF的寄生电容,在人体模型(HBM)下防护能力可达6kV;电源口采用了RCMOS-SCR,实现了5kV HBM的ESD保护能力,该设计方案已经在有关企业得到应用。     

S波段低噪声放大器的分析与设计

介绍了S波段低噪声放大器（LNA）的设计原理和流程。对影响电路稳定性和噪声性能的、易被忽视的因素进行了详细分析。文中重点分析实际电路可能产生的非连续性、寄生参数效应等因素对电路各个性能指标的影响，并针对这些因素进行了软件仿真计算，最后给出了放大器的仿真结果和最终的微带电路。放大器设计为两极结构，采用GaAsFET器件和双电源电路设计形式，达到了预定的技术指标，工作带宽2．0～4．0GHz，增益G〉22dB，噪声系数NF〈0．7dB。     

双色红外成像抗干扰技术

通过分析飞机目标与典型红外干扰弹在光谱分布、运动特性、辐射能量和空间分布等方面的特征差异,指出采用双色红外成像制导技术是对抗红外干扰弹的有效途径。并分析了双色成像导引头的波段选择问题。指出要根据目标与干扰弹在不同情况下的特征差异,综合利用多方面的特征进行目标与干扰的鉴别。最后,分析了红外干扰弹的发展趋势以及双色红外成像导引头的抗干扰潜能。     

CMOS低噪声放大器中噪声的系统研究方法

采用系统研究方法来分析包括MOS器件的沟道噪声和感应栅噪声在内的CMOS低噪声放大器中的噪声,并提出了一个新的噪声系数解析式.基于此解析式,讨论了分布栅电阻和内部沟道电阻对噪声性能的影响.对噪声性能进行了两种不同的优化,并应用于5.2GHz CMOS低噪声放大器的设计.